文件名称:
嵌入式系统/ARM技术中的高速的总线状态
开发工具:
文件大小: 252kb
下载次数: 0
上传时间: 2020-11-13
详细说明：许多的高速总线状态与低速／高速类似，但有些高速总线的状态的特性也是不同的。当然，这也是为了向下兼容之故。因此，低速与全速的总线状态无法兼容高速的总线。以下，分别叙述相关的重要特性。
1．高速差动1与差动0
当主机与设各传输高速的数据是位于高速差动1与差动0时，则存在这两种总线状态。这如同低速与全速的总线状态一样，高速差动1是当D＋是逻辑高电位，以及D-是逻辑低电位。反之，高速差动0是当D＋是逻辑低电位，以及D-是逻辑高电位。
2．高速数据J与k状态
高速数据J与K状态的定义，与全速的定义一样。
3．Chirp J与Chirp K状态
这两种状态是USB2．0
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
