开发工具:
文件大小: 42kb
下载次数: 0
上传时间: 2020-11-17
详细说明：对于SFI-4接口设计来说，输入时钟频率较高，为622.08 MHz。由于该时钟不是内部FPGA能处理的系统频率，所以时钟设计显得更加重要。Xilinx Virtex-5器件内部提供了高速的I/O时钟和区域时钟网络，IO时钟能处理的接口频率高达710 MHz。而普通的全局时钟网络处理频率不超过600 MHz，因此必须利用lO时钟BUFIO和区域时钟BUFR来设计SFI-4接口的时钟方案。接收端的时钟如图所示，发送端的时钟如图2所示，分别对应于RXCLOCKING模块和TX CLOCKING模块。
图 接收端的时钟 来源:ks99
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
