设计了一种应用于物联网芯片的极低功耗电压基准源。由于漏致势垒降低(Drain-Induced Barrier Lowering，DIBL)效应，栅致漏极泄漏(Gate-Induced Drain Leakage，GIDL)效应及栅-漏电容馈通效应的影响，传统的基于MOS管漏电流的皮安级电压基准源虽然可以实现较低的温度系数，但是线性调整率及电源抑制比(Power Supply Rejection Ratio，PSRR)过低，大大限制了其在具有高电源噪声的物联网芯片中的应用。在传统的双MOS管电压基