注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. X波段介质振荡器的设计

  2. 研究了一种具有较宽机械调频范围和较低相位噪声的X 波段介质振荡器设计方法。

  3. 所属分类：专业指导

    • 发布日期：2009-10-24
    • 文件大小：397kb
    • 提供者：sunbing20081

  1. 一种用于白光LED驱动的电荷泵电路设计

  2. 提出了一种可用于白光LED驱动芯片的电路设计,主要从低噪声、高效率两方面进行设计。采用线性模式控制方法,最大限度减小电荷泵电源电流纹波,从而降低噪声,同时应用多增益工作模式提高不同输入电源电压下的效率。详细讨论了其中带隙电压基准、振荡器及跨导放大器三大模块的电路结构、工作原理和性能特点。采用此电荷泵电路的芯片已在CSMC0.6μm CMOS工艺线投片,

  3. 所属分类：其它

    • 发布日期：2020-07-28
    • 文件大小：157kb
    • 提供者：weixin_38564598

  1. 一种用于铷原子钟的低相位噪声压控振荡器

  2. 基于相干布局囚禁(CPT)现象研制的原子钟与传统原子钟相比，能够提供更高的时间精度，且有利于原子钟向微型化、低功耗方向发展。在不同种类的CPT原子钟中，铷原子钟应用最为广泛，而其性能的优劣很大一部分取决于自身内部的用于提供微波信号源的压控振荡器（VCO）。基于此，利用高品质因数的同轴谐振器和Clapp振荡电路，首先根据负阻分析法使电路快速起振，并结合虚拟地技术对电路参数进行优化，完成了一个小体积、低相位噪声的3.035 GHz压控振荡器的设计。其相位噪声为-60.49 dBc/Hz300 Hz、

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：373kb
    • 提供者：weixin_38714370

  1. 一种低噪声亚采样锁相环的设计

  2. 介绍了一种2.4 GHz的低噪声亚采样锁相环。环路锁定是利用亚采样鉴相器对压控振荡器的输出进行采样。不同于传统电荷泵锁相环，由于在锁定状态下没有分频器的作用，由鉴相器和电荷泵所产生的带内噪声不会被放大N2 倍，从而会使锁相环的带内噪声极大程度地减小。在输出电压摆幅相同的情况下，压控振荡器采用NMOSPMOS互补结构降低了锁相环的功耗。锁相环的设计在TSMC 180 nm CMOS工艺下完成，在1.8 V的供电电压下，锁相环功耗为7.2 mW。在偏移载波频率200 kHz处，环路的带内噪声为-1

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：641kb
    • 提供者：weixin_38678773

  1. 一种低功耗低噪声8相位输出环形振荡器

  2. 针对环形振荡器的功耗大、噪声大、线性度差等问题，基于TSMC 55 nm工艺，提出了一种新型交叉前馈结构环形振荡器电路。深入分析了器件自身热噪声、闪烁噪声对环形振荡器输出相噪贡献百分比，利用电容滤波技术来降低振荡器输出相噪，采用源极负反馈电路得到线性电流来改善调频线性度，并提供了宽调谐范围。Spectre RF仿真结果表明，设计的环形振荡器频率覆盖范围为0.2 GHz～3.8 GHz，产生8相位，相位噪声为-91.34 dBc/Hz1 MHz，在1.2 V电源电压下消耗电流为4.6 mA ,线性

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：791kb
    • 提供者：weixin_38644097

  1. 一种6.5 GHz～11 GHz宽频带 低噪声LCVCO电路的设计与实现

  2. 随着高速通信系统的发展和传输速率的不断提高，锁相环不仅需要产生低抖动、低噪声的时钟，而且要求频率覆盖范围广和支持多协议。而压控振荡器作为锁相环中产生时钟的核心模块，其相位噪声和频带范围等性能将直接影响到通信系统中传输时钟的信号质量。为了满足多协议的不同传输频率要求，设计了一种针对6.5 GHz～11 GHz宽频带低噪声的LCVCO电路，通过6位频带选通信号对调谐电容阵列进行粗调谐和细调谐，产生64个时钟频带，同时频带内设计最优的VCO增益，在保证较低的相位噪声的情况下覆盖所有的频点。采用40 n

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：345kb
    • 提供者：weixin_38668243

  1. 一种基于Ring-VCO结构的宽频带低抖动锁相环的设计与实现

  2. 为了在高速传输系统中实现宽频带和低抖动时钟输出的要求，设计了一种基于Ring-VCO结构的低抖动锁相环，采用与锁相环锁定频率强相关的环路带宽调整方法来降低环路噪声，加速环路锁定，即利用全局参考调节电路中比较器模块将锁定控制电压与参考电压比较来改变各模块电流，根据不同锁定频率调整环路参数，大大缩短了锁定时间，同时利用四级差分环形振荡器和占空比调整电路的差分对称结构，降低了电路噪声。电路采用40 nm CMOS工艺实现，测试结果表明输出频率为1.062 5 GHz~5 GHz，在最高时钟频率5 GH

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：54kb
    • 提供者：weixin_38556394

  1. 一种20M低相位噪声晶体振荡器的设计

  2. 本文采用SMIC0．18μm工艺设计了一种20MHz的晶体振荡器。该晶体振荡器由振荡主电路、振荡幅度控制电路两部分组成，具有较好的相位噪声性能和较低的功耗。除石英晶体外，振荡器电路全部集成在片上实现，可以作为整个射频芯片的高精度频率源。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：430kb
    • 提供者：weixin_38615397

  1. 一种20M低相位噪声晶体振荡器的设计[图]

  2. 设计了一种20M低相位噪声晶体振荡器。通过对振荡原理的分析，选取了Santos结构的振荡器进行设计。该晶体振荡器由主振荡电路、振幅控制电路两部分组成，用标准的0.18μm CMOS工艺实现，并通过Cadence平台下的软件进行仿真。结果表明，所设计的晶体振荡器的相位噪声在偏离中心频率1kHz、10kHz、1MHz处的相位噪声分别为：-121dBc/Hz、-145dBc/Hz、-165dBc/Hz，性能比较理想，可以满足射频芯片对晶体振荡器高相位噪声性能的需要。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：233kb
    • 提供者：weixin_38680664

  1. 模拟技术中的基于ADF4113的本振扫频源的设计与实现

  2. 0 引 言 　　频率合成技术是现代通信电子系统实现高性能指标的关键技术之一，很多电子设备的功能实现都直接依赖于所用频率合成器的性能，因此人们常将频率合成器称为电子系统的“心脏”。 　　锁相式频率合成是通过锁相环控制本振电路产生相应振荡信号，其主要由脉冲分频器、鉴相鉴频器、环路滤波器、压控振荡器等部分组成，具有相位噪声低、稳定性和杂散抑制性好、调试简单等优点，是目前应用最广泛的一种频率合成方式。 　　论文重点阐述了本振扫频源系统硬件电路的实现，介绍了关键部分的具体电路，通过实验测试了实际电路

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：64kb
    • 提供者：weixin_38528517

  1. 2.42 GHz宽带低相噪LC压控振荡器的设计

  2. 采用一种基于开关电容阵列（SCA）和电压、电流滤波相结合的电路结构，设计了一个宽调谐范围低相位噪声的互补交叉耦合型LC压控振荡器。利用ADS仿真软件对电路进行仿真，达到了宽调谐、低相位噪声、低功耗的要求。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：321kb
    • 提供者：weixin_38528939

  1. 一个低抖动比1 GHz环形VCO的设计与实现

  2. 通过对Weigandt模型进行噪声分析，采用一种改进的差分延迟单元结构，成功设计了一个稳定输出1 GHz的环形压控振荡器。同时，采用SMIC 0.18 μm标准CMOS工艺流片，在输出端增加钳位管和正反馈管使输出电位能够快速转变为给定值，已达到高速振荡频率和较低噪声比的效果。流片后测试结果表明，当控制电压为30 μV～800 mV时，输出频率可达740 MHz～1.3 GHz，并与输入电压之间呈现良好的线性性；在中心振荡频率为1 GHz时，噪声电压与信号电压的比满足设计要求。

  3. 所属分类：其它

    • 发布日期：2020-10-18
    • 文件大小：285kb
    • 提供者：weixin_38637272

  1. 模拟技术中的一种宽调频高频LC VCO的设计

  2. 压控振荡器可分为环路振荡器和LC振荡器。环路振荡器易于集成，但其相位噪声性能比LC振荡器差。为了使相位噪声满足通信标准的要求，这里对负阻LC压控振荡器进行了分析，利用安捷伦公司的ADS软件设计了一款性能优异的压控振荡器，并对其进行仿真验证。 　　1 电路原理及设计 　　1.1 buffer的设计 　　射极跟随器(又称射极输出器，简称射随器或跟随器)是一种共集(Common Collector)接法的电路，如图l所示。它从基极输入信号，从射极输出信号。其输入阻抗高，对前级电路影响小，可作为多

  3. 所属分类：其它

    • 发布日期：2020-11-05
    • 文件大小：292kb
    • 提供者：weixin_38626179

  1. 模拟技术中的一种低噪声振荡器的设计

  2. 摘  要: 基于PWM 技术的D类音频功放已广泛应用于各类电子产品中， PWM 载波由振荡器产生， 振荡器的性能直接影响D类功放的性能。文中主要从提高电路抗噪能力的角度提出一种基于BCD工艺的低噪声频率稳定振荡器的设计， 噪声电流仅为0.42 nA。该电路能在10~ 36 V和- 40~ 150 ℃范围内正常工作， 振荡频率随电压的变化率小于1%， 且具有主- 从工作模式的同步功能。通过一个外接电阻调节振荡频率范围为300~ 500 kH z。该电路已成功应用于一种*率D类音频功放中。 　　近

  3. 所属分类：其它

    • 发布日期：2020-11-03
    • 文件大小：358kb
    • 提供者：weixin_38578242

  1. 电源技术中的1.9～5.7 GHz宽带低噪声BiCMOS LC VCO

  2. 0  引言 　　随着无线通信事业的飞速发展，产生了多种通信技术标准，诸如Bluetooth，GSM，WiFi，ZigBee等，通信频率也从数百兆赫到数千兆赫不等。从应用成本和性能角度来看，由于调谐范围宽、可靠性高的射频(RF)芯片具有广泛的使用价值，所以是当前无线通信系统的设计热点之一。而作为无线RF收发芯片的核心部件的压控振荡器(VCO)，其性能好坏直接关系着RF芯片的质量。因此，多标准的通信技术对VCO提出高性能要求：获得更宽的调谐范围和更低的相位噪声(Nphase)。文献[1]介绍了一种

  3. 所属分类：其它

    • 发布日期：2020-11-07
    • 文件大小：229kb
    • 提供者：weixin_38667581

  1. RFID技术中的宽带CDMA发射机低相噪本振源的设计

  2. 摘要：分析研究了如何根据各类CDMA发射机整机指标确定本振源的具体指标；给出了一套EVM指标的仿真程序，它可以综合分析发射机各组成部分对整机EVM指标的影响；给出了一整套器件指标估算的方法，包括压控振荡器VCO相位噪声确定，锁相环路芯片（PLL IC）1Hz归一化相位噪声对相位误差的影响。提供了基于ADS的PLL电路仿真程序，它可以方便地进行相噪、杂散和稳定度分析，并可以方便地与EVM仿真程序联合使用。 关键词：码分多址接入 发射机 误差向量幅度 本振源 锁相环CDMA及码分多址接入，是

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：100kb
    • 提供者：weixin_38612568

  1. 通信与网络中的低相位噪声宽频带锁相频率源的设计

  2. 摘要：频率合成器是一种高性能的信号发生器，本文描述了作者设计的低相位噪声宽频带的信号发生器，并选择性的分析了一下相位噪声，解释了降低锁相环相位噪声的∑－△技术。 　　关键词：锁相环；相位噪声； cx72300；∑－△技术 引言  　　频率源是现代射频和微波电子系统的心脏, 其性能直接影响整个电子系统。随着无线电技术的发展，人们提出了各种各样的频率源的设计方案。大的来分，分两类：自激振荡源和合成频率源。常见的自激振荡源有晶体振荡器、腔体振荡器、介质振荡器、压控振荡器等，虽然这些振荡源在相位噪声，频

  3. 所属分类：其它

    • 发布日期：2020-12-05
    • 文件大小：123kb
    • 提供者：weixin_38692631

  1. 一种宽调频高频LC VCO的设计

  2. 压控振荡器可分为环路振荡器和LC振荡器。环路振荡器易于集成，但其相位噪声性能比LC振荡器差。为了使相位噪声满足通信标准的要求，这里对负阻LC压控振荡器进行了分析，利用安捷伦公司的ADS软件设计了一款性能优异的压控振荡器，并对其进行仿真验证。 　　1 电路原理及设计 　　1.1 buffer的设计 　　射极跟随器(又称射极输出器，简称射随器或跟随器)是一种共集(Common Collector)接法的电路，如图l所示。它从基极输入信号，从射极输出信号。其输入阻抗高，对前级电路影响小，可作为多

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：421kb
    • 提供者：weixin_38683930

  1. 一种低噪声振荡器的设计

  2. 摘  要: 基于PWM 技术的D类音频功放已广泛应用于各类电子产品中， PWM 载波由振荡器产生， 振荡器的性能直接影响D类功放的性能。文中主要从提高电路抗噪能力的角度提出一种基于BCD工艺的低噪声频率稳定振荡器的设计， 噪声电流仅为0.42 nA。该电路能在10~ 36 V和- 40~ 150 ℃范围内正常工作， 振荡频率随电压的变化率小于1%， 且具有主- 从工作模式的同步功能。通过一个外接电阻调节振荡频率范围为300~ 500 kH z。该电路已成功应用于一种*率D类音频功放中。 　　近

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：494kb
    • 提供者：weixin_38623000

  1. 基于ADF4113的本振扫频源的设计与实现

  2. 0 引 言 　　频率合成技术是现代通信电子系统实现高性能指标的关键技术之一，很多电子设备的功能实现都直接依赖于所用频率合成器的性能，因此人们常将频率合成器称为电子系统的“心脏”。 　　锁相式频率合成是通过锁相环控制本振电路产生相应振荡信号，其主要由脉冲分频器、鉴相鉴频器、环路滤波器、压控振荡器等部分组成，具有相位噪声低、稳定性和杂散抑制性好、调试简单等优点，是目前应用广泛的一种频率合成方式。 　　论文重点阐述了本振扫频源系统硬件电路的实现，介绍了关键部分的具体电路，通过实验测试了实际电路的

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：66kb
    • 提供者：weixin_38696090
« 12 3 »