为满足高性能低功耗无线通信的要求，基于反向重算和线性估算的Turbo码译码器结构，通过改变其前向状态度量的存储方式，提出了一种低存储容量的低功耗译码器结构设计方案，并给出了FPGA实现结构。结果表明，与已有的Turbo码译码器结构相比，本设计的译码器结构使存储容量降低了65%，译码性能与Log-MAP算法接近；并且在25 MHz、50 MHz、75 MHz、100 MHz、125 MHz频率下，较传统的译码器结构相比，动态的存储容量功耗均下降50%左右，而总功耗分别降低了4.97%、8.78%、