本文要介绍的是两年前我自己琢磨出来的一种用FPGA实现的二值图像连通域标记算法。这个算法的特点是它是一个基于逐行扫描的流水线算法，也就是说这个算法只需要缓存若干行的图像数据，并在这若干行的固定延时内就给出结果，实时性很高，计算延时就只有这若干行，FPGA也无需外界SRAM或DDR来缓存图像数据。算法也不会因为图像中的连通区域数目多了就会变慢，因为这是流水线算法，就没有处理目标多了还会变慢这个概念。而该算法在PC上也有高速实现的潜力

提出了基于DDR存储器的高速FIFO图像缓存方案，降低了用户接口的设计难度，实现了高速缓存的容量扩展，并成功应用于工程项目。本文设计中使用16bit数据位宽的DDR器件，创新地实现了行猝发的操作模式，极大地提高了数据吞吐量。在工作时钟为100MHz的条件下实现了平均缓存速度高达360MB/s，接近理论峰值数据吞吐量400MB/s。