注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 一种基于FPGA的并行流水线FIR滤波器结构

  2. 介绍了并行流水线滤波器设计方法 不错 快下载吧

  3. 所属分类：硬件开发

    • 发布日期：2010-04-15
    • 文件大小：149kb
    • 提供者：franny04081239

  1. 一种基于FPGA的并行流水线FIR滤波器结构

  2. 一种基于FPGA的并行流水线FIR滤波器结构

  3. 所属分类：硬件开发

    • 发布日期：2010-04-19
    • 文件大小：170kb
    • 提供者：ssssssswori

  1. 基于FPGA分布式算法的滤波器设计

  2. 传统数字滤波器硬件的实现主要采用专用集成电路(ASIC)和数字信号处理器(DSP)来实现。FPGA内部的功能块中采用了SRAM的查找表(lo-ok up table，LUT)结构，这种结构特别适用于并行处理结构，相对于传统方法来说，其并行度和扩展性都很好，它逐渐成为构造可编程高性能算法结构的新选择。 分布式算法是一种适合FPGA设计的乘加运算，由于FPGA中硬件乘法器资源有限，直接应运乘法会消耗大量的资源。本文利用了丰富的存储器资源进行查找表运算，设计了一种基于分布式算法低通FIR滤波器；利用

  3. 所属分类：硬件开发

    • 发布日期：2012-05-03
    • 文件大小：183kb
    • 提供者：zhangqinguili

  1. VLSI数字信号处理-设计与实现

  2. 目 录 第一章绪论 1.1 引言 1.2本书各章内容简介 第二章计算机算术运算及其实现 2.1 引言 2.2算术运算的数的系统 2.2.1普通基数的数的系统 2.2.2带符号数字的数的系统 2.2.3定点数的表示法 2.2.4剩余数系统 2.3二进制加法器 2.3.1基本的加法／减法器 2.3.2多级进位存储加法器树 2.3.3流水线加法器 2.4二进制乘法器 2.4.1 Baugh-Wooley补码阵列乘法器的数学原理 2.4.2 8×8位Baugh-Wooley补码阵列乘法器的VHDL实

  3. 所属分类：其它

    • 发布日期：2009-02-20
    • 文件大小：3mb
    • 提供者：luofei23

  1. 一种基于FPGA的并行流水线FIR滤波器结构

  2. 本文提出一种在FPGA器件上实现流水线并行FIR滤波器结构。首先比较了FIR滤波器三种硬件实现所用的资源，然后在理论上推出本文流水线并行结构滤波器的实现方法以及可行性，接着给出了硬件具体实现模块，最后给出了实验结果。实验结果可以看出，这种改进滤波器实现结构的算法可以灵活的处理综合的面积和速度的约束关系，使最后设计达到最优。

  3. 所属分类：其它

    • 发布日期：2020-08-14
    • 文件大小：373kb
    • 提供者：weixin_38722184

  1. 基于FPGA分布式算法的低通FIR滤波器的设计与实现

  2. 本文利用了丰富的存储器资源进行查找表运算，设计了一种基于分布式算法低通FIR滤波器;利用线性相位FIR滤波器的对称性减小了硬件规模;利用分割查找表的方法减小了存储空间;采用并行分布式算法结构和流水线技术提高了滤波器的速度，在FPGA上实现了该滤波器。

  3. 所属分类：其它

    • 发布日期：2020-08-14
    • 文件大小：213kb
    • 提供者：weixin_38637884

  1. 基于FPGA 的32阶FIR滤波器设计

  2. 研究了一种采用FPGA实现32阶FIR数字滤波器硬件电路方案；讨论了窗函数的选择、滤波器的结构以及系数量化问题；阐述了FIR滤波器的FPGA实现，各模块的设计以及如何优化硬件资源，提高运行速度等问题。实验结果表明了该方法的有效性。 　　随着软件无线电的发展，对于滤波器的处理速度要求越来越高。传统的FIR滤波器一般采用通用DSP处理器，但是DSP处理器采用的是串行运算，而FPGA是现场可编程阵列，可以实现专用集成电路，另外还可以采用纯并行结构及考虑流水线结构，因此在处理速度上可以明显高于DSP处理

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：849kb
    • 提供者：weixin_38662327

  1. 基于分布式算法的低通FIR滤波器

  2. 分布式算法是一种适合FPGA设计的乘加运算，由于FPGA中硬件乘法器资源有限，直接应运乘法会消耗大量的资源。本文利用了丰富的存储器资源进行查找表运算，设计了一种基于分布式算法低通FIR滤波器;利用线性相位FIR滤波器的对称性减小了硬件规模;利用分割查找表的方法减小了存储空间;采用并行分布式算法结构和流水线技术提高了滤波器的速度，在FPGA上实现了该滤波器。

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：294kb
    • 提供者：weixin_38687648

  1. 基于并行流水线结构的可重配FIR滤波器的FPGA实现

  2. 数字信号处理常常是计算密集和高性能应用所要求的。FIR滤波器由于具有稳定性和简单性，在数字信号处理中常被采用。随着实时性和低成本要求的提高，对FIR滤波器的要求也越来越高。单一的流水结构和并行FIR结构都不能很好地满足要求。因此，提出一种FPGA实现的并行流水结构的FIR滤波器的实现方案。

  3. 所属分类：其它

    • 发布日期：2021-02-01
    • 文件大小：1011kb
    • 提供者：weixin_38616139