注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于FPGA的误码率测试仪的设计与实现

  2. 基于FPGA的误码率测试仪的设计与实现，本文提出了一种基于FPGA的误码率测试仪的方案，使用一片Ahera公司的Cyclone系列的FPGA(EPIC6—144T)及相关的外围电路．实现误码测试功能，主控计算机可以通过FPGA内建的异步串行接口(UART)配置误码测试仪并读取误码信息，由计算 机完成误码分析。同时，该方案还提供了简易的数据显示，可以在脱离计算机的情况下．进行通信系统工作性能的定性分析。

  3. 所属分类：硬件开发

    • 发布日期：2010-12-10
    • 文件大小：347kb
    • 提供者：qiu578

  1. 一种基于FPGA的误码性能测试方案

  2. 提出了一种基于FPGA的误码测试方案,并简要介绍了该方案的设计思想。

  3. 所属分类：其它

    • 发布日期：2020-08-05
    • 文件大小：83kb
    • 提供者：weixin_38656989

  1. 一种基于FPGA 的新型误码测试仪的设计与实现

  2. 误码仪是评估信道性能的基本测量仪器。本文介绍的误码仪结合FPGA 的特点,采用全新的积分式鉴相结构，提出了一种新的误码测试方法，经多次测试验证，方案可行，设计的系统稳定。本文设计的误码仪由两部分组成：发信机和接收机。

  3. 所属分类：其它

    • 发布日期：2020-08-08
    • 文件大小：169kb
    • 提供者：weixin_38669091

  1. 基于FPGA的LVDS高可靠性传输优化设计

  2. 针对LVDS高速链路传输过程中出现的误码及传输距离较短问题，分别从硬件和逻辑编码方面提出各自优化方案。硬件方面在LVDS发送端增加高速驱动器，接收端增加自适应线缆均衡器，可补偿信号在长距离传输过程中出现的衰减，还原双绞线中的畸变信号。在逻辑编码方面，对传统的10B8B编码方式进行改进，设计出一种具有自纠错能力的10B6B编码方式，不仅改善了双绞线中直流平衡状况，而且减小了LVDS传输过程中的误码率。优化后的LVDS接口与正常编码的LVDS接口相比，具有更远的传输距离，更小的误码率。该设计方法简单

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：415kb
    • 提供者：weixin_38718434

  1. 基于FPGA的误码率测试仪的设计与实现

  2. 本文提出了一种基于FPGA的误码率测试仪的方案，使用一片Altera公司的Cyclone系列的FPGA（EP1C6-144T）及相关的外围电路，实现误码测试功能，主控计算机可以通过FPGA内建的异步串行接口（UART）配置误码测试仪并读取误码信息，由计算机完成误码分析。同时，该方案还提供了简易的数据显示，可以在脱离计算机的情况下，进行通信系统工作性能的定性分析。

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：130kb
    • 提供者：weixin_38600432

  1. EDA/PLD中的高速突发模式误码测试仪的FPGA实现方案

  2. 摘要：突发模式误码测试仪与一般连续误码测试仪不同，其接收端在误码比对前要实现在十几位内，对具有相位跳变特点的信号进行时钟提取和数据恢复，并且在误码比对时须滤除前导码和定界符，仅对有效数据进行误码统计。本文提出一种基于FPGA实现的高速突发模式误码测试仪设计方案，并介绍该方案的总体设计过程，以及FPGA中主要功能逻辑模块的工作原理和控制系统的设计。该测试仪应用于1．25 GHz GPON系统突发式光接收模块的误码测试中，具有较好的性能和实际意义。 　　引言 　　无源光网络PON以其独特的优势在

  3. 所属分类：其它

    • 发布日期：2020-11-06
    • 文件大小：235kb
    • 提供者：weixin_38516270

  1. EDA/PLD中的一种基于FPGA的误码性能测试方案

  2. 摘要：提出了一种基于FPGA的误码测试方案，并简要介绍了该方案的设计思想。 关键词：误码仪 数字微波传输 ACEX1K系列FPGA在数字通信系统的性能测试中，通常使用误码分析仪对其误码性能进行测量。它虽然具有简单易用、测试内容丰富、误码测试结果直观、准确等优点，但是，价格昂贵、不易与某些系统接口适配，通常需要另加外部辅助长线驱动电路；此外，误码分析仪对于突发通信系统的误码性能测试存在先天不足。例如，在对TDMA系统上行链路误码性能测试时，只有通过外加接口，对连续数据进行数据压扩，才能为被

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：85kb
    • 提供者：weixin_38656741

  1. EDA/PLD中的一种基于FPGA 的新型误码测试仪的设计与实现

  2. 摘 要：本文设计实现了一种用于测量基带传输信道的误码仪，阐述了主要模块的工作原理，提出了一种新的积分鉴相同步时钟提取的实现方法，此方法能够提高同步时钟的准确度，从而提高误码测量精度。 　　关键词：误码测试仪；FPGA ；鉴相器；数字锁相环 引言 　　误码仪是评估信道性能的基本测量仪器。本文介绍的误码仪结合FPGA 的特点,采用全新的积分式鉴相结构，提出了一种新的误码测试方法，经多次测试验证，方案可行，设计的系统稳定。本文设计的误码仪由两部分组成：发信机和接收机。 1 发信机 　　发信机的主要功能

  3. 所属分类：其它

    • 发布日期：2020-12-07
    • 文件大小：140kb
    • 提供者：weixin_38603259

  1. 一种基于FPGA 的新型误码测试仪的设计与实现

  2. 摘 要：本文设计实现了一种用于测量基带传输信道的误码仪，阐述了主要模块的工作原理，提出了一种新的积分鉴相同步时钟提取的实现方法，此方法能够提高同步时钟的准确度，从而提高误码测量精度。 　　关键词：误码测试仪；FPGA ；鉴相器；数字锁相环 引言 　　误码仪是评估信道性能的基本测量仪器。本文介绍的误码仪结合FPGA 的特点,采用全新的积分式鉴相结构，提出了一种新的误码测试方法，经多次测试验证，方案可行，设计的系统稳定。本文设计的误码仪由两部分组成：发信机和接收机。 1 发信机 　　发信机的主要功能

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：151kb
    • 提供者：weixin_38593723

  1. 高速突发模式误码测试仪的FPGA实现方案

  2. 摘要：突发模式误码测试仪与一般连续误码测试仪不同，其接收端在误码比对前要实现在十几位内，对具有相位跳变特点的信号进行时钟提取和数据恢复，并且在误码比对时须滤除前导码和定界符，仅对有效数据进行误码统计。本文提出一种基于FPGA实现的高速突发模式误码测试仪设计方案，并介绍该方案的总体设计过程，以及FPGA中主要功能逻辑模块的工作原理和控制系统的设计。该测试仪应用于1．25 GHz GPON系统突发式光接收模块的误码测试中，具有较好的性能和实际意义。 　　引言 　　无源光网络PON以其独特的优势在

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：313kb
    • 提供者：weixin_38751861