2000年发布的USB 2.0规范，将USB接口的传输速度提高了40倍。传输速度的提升使得USB设备控制器的设计指标也随之提高，虽然协议中对于缓冲区的设计要求并没有本质上的改变，但是由于总线带宽与传输速度的提高，各个芯片供应商均推出了自己的缓冲区设计方案。为了提高USB接口的数据存取速度，通常使用异步FIFO来设计端点缓冲区。这里首先简要介绍USB中端点的概念，并给出一款异步FIFO的设计方案。然后根据USB四种传输类型的特点，提出基于该FIFO结构的不同类型的端点缓冲区的设计方案。特别是对于控

摘要：分析了同步数字体系中2．048Mlaps支路信号E1异步映射进VC一12 的过程，并根据正/零/负码速调整原理确定了缓冲存储器的容量和正负码速调整的判定门限。通过对异步FIFO读控制实现了此异步映射过程的正／零／负码速调整。同时，为了在异步时钟域之间可靠地传递数据，采用格雷码实现读时钟域对写指针的采样。该设计通过了功能仿真、综合及FPGA验证。 　　SDH(Synchronous Digital Hierarchy，同步数字体系)是一种有机地接合了高速大容量光纤传输技术和智能网技术的新

摘要：本文详细说明了一种新型异步FIFO的设计方法。该异步FIFO的宽度为8位，深度为16，支持深度为1的buffer模式。水位可编程。它具有四种FIFO状态，对于DMA和中断的支持非常有用。　　关键词： 异步FIFO；水位；Verilog 引言　　FIFO (先入先出队列)是一种在电子系统中得到广范应用的器件。FIFO可以分为同步FIFO和异步FIFO。同步FIFO只在一个时钟域里工作，比较简单。而异步FIFO是工作在两个时钟域里的FIFO。两个时钟域的频率和相位不同，在一个时钟域里向FIF

在研究了JEDEC制定的DDR2标准的基础上，基于对DDR2快速测试的目的，设计了一种带自测功能的新型DDR2控制器。该控制器既拥有常见的控制时序、刷新、初始化等功能，又可以在没有外部激励的情况下对DDR2进行测试。整个设计完全遵循JEDEC标准，采用自顶向下的设计方法，通过异步FIFO进行跨时钟域的信号通讯，接口部分兼容FPGA的MCB模块，可以实现和MCB的简单替代，最后用verilog语言进行描述并通过仿真验证和FPGA验证，达到了较高的性能和实现了要求的功能。与常见的控制器相比，本设计虽