采用TSMC 0.18μm 1P6M工艺设计了一个12位50MS/s流水线A/D转换器(ADC)。为了减小失真和降低功耗，该ADC利用余量增益放大电路(MDAC)内建的采样保持功能，去掉了传统的前端采样保持电路，采用时间常数匹配技术，保证输入高频信号时，ADC依然能有较好的线性度；利用数字校正电路降低了ADC对比较器失调的敏感性。使用Cadence Spectre时电路进行仿真。结果表明，输入耐奎斯特频率的信号时，电路SNDR达到72.19dB，SFDR达到88.23dB。当输入频率为50MHz