针对现有的“与/异或”（ AND / XOR ）复合门级联设计导致的大型，连续长的不足，提出一种基于晶体管级的三输入AND / XOR复合门电路结构 。该电路通过采用多轨结构，扩展传输路径，以及混合CMOS逻辑设计方法，来克服原有电路中单一逻辑和单轨结构信号路径长的不足，进而提高电路性能。在55nmCraft.io的CMOS技术Craft.io和PTM多种Craft.io下，经过HSPICE模拟和Cadence的提取版图的后仿真，所设计的电路具有正确的逻辑功能，相较于采用门电路级联插入的AND