注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. verilog写的串口程序代码（32位读写）

  2. verilog写的串口程序代码，发送接收32位的数据，串口波特率为9600hz.

  3. 所属分类：其它

    • 发布日期：2009-09-14
    • 文件大小：630kb
    • 提供者：yaotap

  1. Serial port verilog code(simple)

  2. 这是个相当简化的串口verilog代码，在FPGA上测试可以收发数据。 初学verilog，试写一个例子学习，很简单，欢迎批评。

  3. 所属分类：硬件开发

    • 发布日期：2010-06-08
    • 文件大小：7kb
    • 提供者：zjkoala123

  1. verilog和vhdl编写的串口通信代码

  2. verilog和vhdl编写的串口通信代码，可综合

  3. 所属分类：其它

    • 发布日期：2010-06-09
    • 文件大小：288kb
    • 提供者：htao33

  1. 串口verilog代码

  2. 基于verilog的串口代码，包括波特率发生器，发送，接收等模块

  3. 所属分类：嵌入式

    • 发布日期：2011-08-26
    • 文件大小：799kb
    • 提供者：shouaiwp

  1. verilog 串口，代码简洁，注释详细

  2. verilog 串口通信，代码简洁，注释详细

  3. 所属分类：硬件开发

    • 发布日期：2012-11-05
    • 文件大小：275kb
    • 提供者：s8349626

  1. 串口通信的Verilog代码及TestBench

  2. 这是个串口通信的Verilog代码，代码简单明了。在顶层收到PC一个字节然后再发给PC。适合初学者使用

  3. 所属分类：硬件开发

  1. UART串口模块代码（verilog）

  2. UART串口模块代码，使用verilog设计

  3. 所属分类：硬件开发

    • 发布日期：2013-10-24
    • 文件大小：40kb
    • 提供者：asdsunyunxiang

  1. 带有单时钟fifo的串口Verilog代码

  2. quartus上用verilog写的串口代码，分为收和发模块，例化的时候可以配置波特率，输入时钟和停止位等参数，默认8位数据，1个停止位，收和发模块之间插入了一个单时钟的FIFO，供大家一起学习和参考，本代码有参考www.fpga4fun.com网站的资料

  3. 所属分类：嵌入式

    • 发布日期：2013-12-27
    • 文件大小：18kb
    • 提供者：amugou

  1. 带有双时钟fifo的串口Verilog代码

  2. quartus上用verilog写的串口代码，分为收和发模块，例化的时候可以配置波特率，输入时钟和停止位等参数，默认8位数据，1个停止位，收和发模块之间插入了一个 跨时钟域的FIFO，供大家一起学习和参考，本代码有参考www.fpga4fun.com网站的资料。该代码稳定可靠，可用作fpga设计和调试

  3. 所属分类：嵌入式

    • 发布日期：2013-12-27
    • 文件大小：18kb
    • 提供者：amugou

  1. verilog串口通信代码

  2. verilog的串口通信代码，通过串口访问FPGA内部寄存器，使用Modelsim功能仿真验证通过。

  3. 所属分类：硬件开发

    • 发布日期：2014-03-01
    • 文件大小：3kb
    • 提供者：zgxdyf

  1. verilog 串口代码

  2. verilog实现的串口 波特率可修改 串口带数据缓存支持接收自定义个数数据后产生中断 程序运行稳定方便好用

  3. 所属分类：硬件开发

    • 发布日期：2014-12-17
    • 文件大小：4kb
    • 提供者：qq_24578463

  1. 基于verilog下的串口通讯

  2. 这是用verilog hdl编写的串口通讯代码，可以作为参考。

  3. 所属分类：硬件开发

    • 发布日期：2015-08-04
    • 文件大小：62kb
    • 提供者：u012222163

  1. FPGA串口(verilog)

  2. 基于FPGA的串口通信的verilog代码，很完整的代码，可以直接移植！

  3. 所属分类：硬件开发

  1. FPGA串口通讯代码

  2. 用 verilog语言设计的FPGA串口通讯模块，可直接调用

  3. 所属分类：其它

    • 发布日期：2017-03-06
    • 文件大小：1mb
    • 提供者：hwy919218317

  1. 串口通信的Verilog代码及TestBench

  2. 这是个串口通信的Verilog代码，代码简单明了。在顶层收到PC一个字节然后再发给PC。适合初学者使用

  3. 所属分类：硬件开发

    • 发布日期：2018-04-27
    • 文件大小：3mb
    • 提供者：qq_35927975

  1. fpga串口通信（回环测试）verilog代码

  2. 参考《你好 fpga》编写的fpga串口通信代码。实现了从上位机发送一个数据立刻回复该数据到上位机的回环测试。其中的tx发送模块可以通过data_pro_gen模块单独测试，一秒发送一次自增数据，适合新手学习。

  3. 所属分类：讲义

    • 发布日期：2018-05-18
    • 文件大小：13kb
    • 提供者：qq_36537215

  1. fpga 串口verilog程序代码

  2. fpga的verilog语言串口程序代码，包括收发两个部分的内容

  3. 所属分类：硬件开发

    • 发布日期：2018-05-28
    • 文件大小：18kb
    • 提供者：qq_32719871

  1. uart串口verilog源码及详细设计

  2. 包含了原码和tb测试文件，代码注释详细。配合博客https://blog.csdn.net/qq_42334072/article/details/105862599食用更佳

  3. 所属分类：硬件开发

    • 发布日期：2020-04-30
    • 文件大小：2mb
    • 提供者：qq_42334072

  1. UART串口verilog代码源程序

  2. verilog源码，串口代码，亲测可用 波特率可调 将底层串口接上的信号转成并行。

  3. 所属分类：硬件开发

    • 发布日期：2020-02-11
    • 文件大小：5kb
    • 提供者：wangjunjun2005

  1. 串口verilog代码

  2. 串口代码好用 串口verilog代码 串口verilog代码

  3. 所属分类：专业指导

    • 发布日期：2019-09-01
    • 文件大小：335kb
    • 提供者：drjiachen
« 12 3 4 5 6 »