注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 微机原理与接口技术试题及答案

  2. 三套微机原理与接口技术的试题及答案 得分 评阅人 1.RESET信号到来后8088/86的CS和IP 分别为 _FFFF_H 和_0000_H。 2. 在特殊全嵌套方式下，8259可响应 同级或高级 中断请求。 3. CPU与外设接口通过¬ 数据 总线传送状态信号与命令信号。 4. 8255有3种工作方式, 其中 方式2 只允许A口使用。 5. 有地址重迭现象的译码方式为 部分译码 和 线选法 。 6. 外设端口的编址方式有 I/O端口独.立编址 和 I/O 端口与存储器统一编址 。 7.IN

  3. 所属分类：嵌入式

    • 发布日期：2009-06-20
    • 文件大小：239616
    • 提供者：wyn12399

  1. 微机原理与接口技术试题和答案（共ABC三套）

  2. 试卷编号： ( A )卷 课程编号： H61030010 课程名称： 微机原理与接口技术 考试形式： 闭卷 适用班级： 姓名： 学号： 班级： 学院： 信息工程 专业： 计算机科学技术 考试日期： 题号 一 二 三 四 五 六 七 八 九 十 总分 累分人 签名 题分 15 20 10 20 15 20 100 得分 考生注意事项：1、本试卷共 6页，请查看试卷中是否有缺页或破损。如有立即举手报告以便更换。 2、考试结束后，考生不得将试卷、答题纸和草稿纸带出考场。 一、 填空题(每空 1 分，

  3. 所属分类：嵌入式

  1. 二进制到BCD码转换

  2. ----------------------------------------------------------------------------------- // DEscr iptION : Bin to Bcd converter // Input (data_in) width : 4 // Output (data_out) width : 8 // Enable (EN) active : high // // Download from : http://www.pld.

  3. 所属分类：Java

    • 发布日期：2009-12-07
    • 文件大小：1024
    • 提供者：wenting_wei

  1. 单片机应用技术考试试题

  2. 单片机应用技术考试试题(五) （本试题分笔试题和操作题两部分。共100分，考试时间120分钟。） 第一部分 笔试题 （本部分共有4大题，总分60分，考试时间60分钟，闭卷） 一、填空题（每空1分，共20分） 1、8031单片机一般使用的时钟晶振频是（ ）、（ ）。 2、假定（SP）=40H,(39H)=30H，（40H）=60H。执行下列指令： POP DPH ，POP DPL后，DPTR的内容为（ ），SP的内容是（ ）。 3、单片机的堆栈栈顶由（ ）来指示，复位时起位置在（ ）单元。 4、

  3. 所属分类：硬件开发

    • 发布日期：2009-12-12
    • 文件大小：51200
    • 提供者：ling162480

  1. eda课程设计任务书

  2. eda设计课题一：出租车计费器的设计 实验原理 出租车计费器一般都是按公里计费，通常是起步价xx 元（xx 元可以行走x公里），然后再是xx 元/公里。所以要完成一个出租车计费器，就要有两个计数单位，一个用来计公里，另外一个用来计费用。通常在出租车的轮子上都有传感器，用来记录车轮转动的圈数，而车轮子的周长是固定的，所以知道了圈数自然也就知道了里程。在这个实验中，就要模拟出租车计费器的工作过程，用直流电机模拟出租车轮子，通过传感器，可以得到电机每转一周输出一个脉冲波形。结果的显示用8 个七段码管

  3. 所属分类：专业指导

    • 发布日期：2010-07-11
    • 文件大小：158720
    • 提供者：soldiershibing

  1. 基于EDA技术的数据采集控制系统设计.pdf

  2. [摘 要] 数据采集和控制系统是对生产过程或科学实验中各种物理量进行实时采集、测试和反馈控制的闭环系统。它在工业控制、军事电 子设备、医学监护等许多领域发挥着重要作用。本设计用 CPLD/ FPGA 芯片、ADC0809 芯片、键盘及七段显示器共同构成数据采集控制 系统，用VHDL语言进行各模块程序设计并在开发系统 QUAR TUSⅡ下进行编译仿真。待编译仿真正确通过后将程序下载于 CPLD/ FP- GA芯片中，以实现对A/ D 转换、数据运算、键盘输入以及数据显示的控制。设计概括如下：1）

  3. 所属分类：嵌入式

    • 发布日期：2010-10-23
    • 文件大小：457728
    • 提供者：feixiangdemeng3

  1. 微型计算机原理及应用教案

  2. 第一讲 计算机基础知识 本讲目的：了解计算机中数的表示 本讲要求：掌握二进制、十六进制和带符号数的表示以及BCD码、ASCII码 本讲重点：十六进制数和补码 本讲难点：负数的补码表示 授课内容 一、数与数制 1、十进制记数法 在十进制记数中，用0，1，2，…，9这10个符号来表示数量，无论多大的数，都是用这10个符号的组合来表示的。 例如，十进制数3758可用上面的法则来表示： (3758)10=3×103+7×102+5×101+8×100 根据同样的法则，也可以表示十进制小数，小数点的右边

  3. 所属分类：C

    • 发布日期：2010-11-13
    • 文件大小：4194304
    • 提供者：glow110

  1. 单片机计时器（汇编）

  2. ;name: ELECTRONIC CLOCK data segment mess1 db 'Press C or c to correct the time',0ah,0dh db 'Press R or r to SET the RING time',0ah,0dh db 'Press ESC button to exit',0ah,0dh,'$' tn db 'Please input the new time (hh:mm:ss):',0dh,0ah,'$' tM db 'Please

  3. 所属分类：C

    • 发布日期：2011-01-04
    • 文件大小：162816
    • 提供者：joshuadark

  1. vhdl的组合时序逻辑及转化类型设计

  2. 基于vhdl的时序逻辑，组合逻辑，及数据类型转化的程序 寄存器，计数器，锁存器，比较器，收发器，译码器，选择器，编码器，表决器，加法器，译码器，总线，二进制到bcd码格雷码的转换，无符号到整型的转化，及位矢量的转化

  3. 所属分类：嵌入式

    • 发布日期：2011-07-12
    • 文件大小：21504
    • 提供者：liuying1987911

  1. 单片机及接口电路

  2. 第一章 概述 ………………………………………………………………………..1 第二章 实验系统组成和结构 ………………………………………………..3 第三章 板上仿真器使用方法 …………………………………………………….12 第四章 MCS51系列单片机实验 …………………………………………………18 软件实验 1. 存储器块清零 …………………………………………………………19 2. 二进制到BCD码转换 ………………………………………………..20 3. 二进制到ASCII码转换 ……………

  3. 所属分类：硬件开发

    • 发布日期：2011-09-15
    • 文件大小：3145728
    • 提供者：piclz

  1. VHDL 进制转换与BCD码加法

  2. PartI：将二进制数转换十进制数 PartII: 完成2位BCD码加法运算 附VHDL代码和实验报告，可下载到DE2板上运行

  3. 所属分类：硬件开发

    • 发布日期：2012-04-17
    • 文件大小：580608
    • 提供者：fc213

  1. 电子设计课程设计

  2. 题目分析：BCD码就是用4位二进制数表示十进制数中的0～9十个数码。现是4位二进制数0～15到BCD码的转换电路，则所选择的芯片应该是4输入，4输出。一般用与二进制数位权值完全一致的8421BCD码，那芯片我们就可用计数器。我们要将0～15显示出来（可不用显示十位），就需要用数码管。数码管只能显示0～9，10以后的数字不能显示，所以我们可以选择用两块芯片来显示两位数字，也可选择用一块芯片仅显示个位。为了能控制显示的启动和停止，我选择了使用触发器来控制。

  3. 所属分类：专业指导

    • 发布日期：2012-06-09
    • 文件大小：1048576
    • 提供者：guigui9527

  1. 单片机实验指导

  2. 介绍了MSC51 单片机的各种基础实验，包括存储器块清零、二进制到BCD转换、十进制到ASCII码转换、存储块移动、多分支程序、数据排序、P1口输入、输出实验等

  3. 所属分类：C/C++

    • 发布日期：2012-10-22
    • 文件大小：384000
    • 提供者：bbianhao1029

  1. verilog实现BCD转换

  2. 该模块实现二进制到BCD码的转换，在设计数码管显示电路时很有用

  3. 所属分类：硬件开发

    • 发布日期：2018-06-06
    • 文件大小：1024
    • 提供者：qq_40316114

  1. 16位二进制转化为BCD码

  2. 本文主要介绍了如何利用左移的原理去进行16位带符号数二进制转换为BCD码，用Quartus II软件和Modelsim软件进行编译仿真，最后再从Quartus II软件上下载到开发板上进行测试。

  3. 所属分类：专业指导

    • 发布日期：2018-10-31
    • 文件大小：287744
    • 提供者：qq_41244789

  1. EDA技术与应用实验报告交通灯.pdf

  2. EDA Quartus II软件 有限状态机 二进制码到BCD码的转换。从交通灯的实际问题中抽象出具体的状态机转换模型，然后编写状态机程序控制程序。

  3. 所属分类：电信

    • 发布日期：2020-04-27
    • 文件大小：423936
    • 提供者：weixin_42596755

  1. EDA/PLD中的基于FPGA的二-十进制转码器设计

  2. 摘  要： 针对二进制转十进制(BCD)转码器的FPGA实现目标，提出了一种高效、易于重构的转码器设计方案。并在FPGA开发板上成功地实现了该设计，验证结果表明，与使用中规模集成电路IP核(SN74185A)实现的7 bit、10 bit和12 bit的转码器相比，本设计可以分别节约28.5%、47.6%和49.6%的硬件实现代价(逻辑单元LEs)；同时，电路的路径延迟也分别减少了0.7 ns、2.1 ns和8.9 ns． 　　为了实现测量数据的实时显示，电子测量系统常用到二-十进制(BCD)

  3. 所属分类：其它

    • 发布日期：2020-11-06
    • 文件大小：306176
    • 提供者：weixin_38592455

  1. EDA/PLD中的数值计算中Bcd码校验电路的分析与设计

  2. 摘要：在计算机数值计算中，数值经常是以BCD码进行运算的.因而BCD校验电路是一个非常重要的硬件逻辑。其不但影响到数值计算的正确与否，还对整个运算的速度有着决定作用。本文首先分析了BCD码校验原理，进而从并行、串行两种电路结构分析了BCD码校验逻辑。最后提出了一种高效，快速的BCD 码验证电路并对其进行了仿真。 关键词：BCD码、数值计算、并/串行、校验引言微处理器的工作过程是大量数据的输入--运算--输出的过程，其中相当数量的数据使用十进制形式表达。使用者希望微处理器的输入数据和输出结

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：69632
    • 提供者：weixin_38622962

  1. double-dabble：实现Double dabble或shift和add-3算法，以将二进制数转换为Binary-coded Decimal。 使用反向双星号将输出的二进制编码的十进制转换为二进制数。 寄存器编号，移位流程和执行速度应

  2. 双重涉水 实现Double dabble或shift和add-3算法以将二进制数转换为二进制编码的十进制。 使用反向双星号将输出的二进制编码的十进制转换为二进制数。 寄存器编号，移位流程和执行速度应使用5个样本进行测试SHIFT AND ADD 3算法步骤：1将二进制数左移一位STEP：2如果取了8位，则BCD数为数百，十和单位列STEP：3，如果任何BCD列中的二进制值是5或更大，则在该BCD列STEP：4中将该值加3。转到1

  3. 所属分类：其它

    • 发布日期：2021-02-18
    • 文件大小：680960
    • 提供者：weixin_42098251

  1. 基于FPGA的二-十进制转码器设计

  2. 摘  要： 针对二进制转十进制(BCD)转码器的FPGA实现目标，提出了一种高效、易于重构的转码器设计方案。并在FPGA开发板上成功地实现了该设计，验证结果表明，与使用中规模集成电路IP核(SN74185A)实现的7 bit、10 bit和12 bit的转码器相比，本设计可以分别节约28.5%、47.6%和49.6%的硬件实现代价(逻辑单元LEs)；同时，电路的路径延迟也分别减少了0.7 ns、2.1 ns和8.9 ns． 　　为了实现测量数据的实时显示，电子测量系统常用到二-十进制(BCD)

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：450560
    • 提供者：weixin_38640443
« 12 »