注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 带流水线的类MIPS CPU verilog源代码

  2. 1. 哈佛存储器结构，大端格式； 2. 类MIPS精简指令集，支持子程序调用和软中断； 3. 实现了乘除法； 4. 五级流水线，工作频率可达80MHz（每个时钟周期一条指令，不计流水线冲突）。 内含详细文档。

  3. 所属分类：硬件开发

    • 发布日期：2009-09-12
    • 文件大小：719872
    • 提供者：viggin

  1. 串行流水线 两级流水线 五级流水线 cpu

  2. 此文档包含串行流水线cpu设计 两级流水线cpu设计和五级流水线cpu设计。内置实验原理，结构分析图和测试报告等

  3. 所属分类：专业指导

    • 发布日期：2010-05-07
    • 文件大小：4194304
    • 提供者：wo36598

  1. 计算机体系结构五级流水线模拟器 MIPS

  2. 计算机体系结构 五级流水线 模拟器 C# MIPS 计算机体系结构 五级流水线 模拟器 C# MIPS 计算机体系结构 五级流水线 模拟器 C# MIPS

  3. 所属分类：C#

    • 发布日期：2010-07-21
    • 文件大小：167936
    • 提供者：ryyral

  1. ARM流水线关键技术分析与代码优化

  2. 流水线技术通过多个功能部件并行工作来缩短程序执行时间，提高处理器核的效率和吞吐率，从而成为微处理器设计中最为重要的技术之一。ARM7处理器核使用了典型三级流水线的冯•诺伊曼结构，ARM9系列则采用了基于五级流水线的哈佛结构。通过增加流水线级数简化了流水线各级的逻辑，进一步提高了处理器的性能。

  3. 所属分类：嵌入式

    • 发布日期：2011-10-10
    • 文件大小：435200
    • 提供者：lenk2010

  1. 五级流水线CPU VHDL代码实现

  2. 这是模拟MIPS机的五级流水线而设计的用VHDL代码实现的CPU。该运行环境是QUART||

  3. 所属分类：嵌入式

    • 发布日期：2012-11-21
    • 文件大小：1048576
    • 提供者：baimashaokun

  1. dlx五级流水线verilog实现

  2. 使用verilog实现了dlx五级流水线,具备指令互锁,定向路径,分支延迟特性

  3. 所属分类：硬件开发

    • 发布日期：2012-12-25
    • 文件大小：5120
    • 提供者：ling644578296

  1. 流水线verilog 实现

  2. 五级流水线的verilog实现，需要在PFGA上实现，modelsim中运行成功

  3. 所属分类：硬件开发

    • 发布日期：2013-11-04
    • 文件大小：8192
    • 提供者：frguo1992

  1. CPU五级流水线verilog源代码

  2. 使用了verilog写的五级流水线。处理过了hazard，还有stall。

  3. 所属分类：硬件开发

    • 发布日期：2014-06-30
    • 文件大小：24576
    • 提供者：c602273091

  1. 电子科大计算机系统结构CPU流水线课程设计

  2. 电子科大GSL的课设，单周期五级流水线CPU，让加个中断什么的。

  3. 所属分类：硬件开发

    • 发布日期：2017-03-04
    • 文件大小：576512
    • 提供者：m875302177

  1. MIPS五级流水线的verilog实现

  2. 使用verilog实现MIPS经典的五级流水线，巧妙的解决结构冒险、数据冒险、控制冒险。

  3. 所属分类：硬件开发

    • 发布日期：2017-08-15
    • 文件大小：6144
    • 提供者：qq_15397417

  1. CPU五级流水线

  2. CPU 五级流水线 计算机组成原理课设。CPU 五级流水线 计算机组成原理课设

  3. 所属分类：嵌入式

    • 发布日期：2018-03-18
    • 文件大小：1039360
    • 提供者：xiaochu211414

  1. 五级流水线MIPS指令集cpu设计，verilog语言，通过modelsim与ISE并下载FPGA验证（计算机组成原理）

  2. 五级流水线MIPS指令集cpu设计，verilog语言，通过modelsim与ISE并下载FPGA验证（计算机组成原理）

  3. 所属分类：硬件开发

    • 发布日期：2018-05-31
    • 文件大小：9437184
    • 提供者：weixin_38072246

  1. MIPS多周期流水线CPU设计

  2. 计算机组成原理课程作业：使用verilog完成 1、完成四十余条MIPS指令； 2、使用五级流水线； 3、单发射，无cache，无分支预测，使用延迟槽； 4、含测试代码和说明文档。

  3. 所属分类：嵌入式

    • 发布日期：2018-06-29
    • 文件大小：8388608
    • 提供者：weixin_38363081

  1. MIPS五级流水线CPU+cache设计

  2. verilog编写的MIPS五级流水线，实现四十余条指令，使用512B的一级数据cache（高速缓存）。附带测试程序与说明文档。

  3. 所属分类：嵌入式

    • 发布日期：2018-06-29
    • 文件大小：369664
    • 提供者：weixin_38363081

  1. mips 五级流水线 带转发 带汇编代码 带二进制文件 带使用说明

  2. mips 五级流水线 带转发 带汇编代码 带二进制文件 带使用说明

  3. 所属分类：软件测试

    • 发布日期：2018-07-14
    • 文件大小：1028096
    • 提供者：qq_42613078

  1. 蜂鸟E203二级流水线转换为五级流水线

  2. 蜂鸟E203二级流水线转换为五级流水线

  3. 所属分类：硬件开发

    • 发布日期：2019-01-09
    • 文件大小：37748736
    • 提供者：qq_17759721

  1. 五级流水线CPU优化：一级cache设计

  2. 采用一级cache设计对五级流水线CPU进行优化，Cache的工作原理是基于程序访问的局部性。根据程序的局部性原理，可以在主存和CPU通用寄存器之间设置一个高速的容量相对较小的存储器，把正在执行的指令地址附近的一部分指令或数据从主存调入这个存储器，供CPU在一段时间内使用。这对提高程序的运行速度有很大的作用。这个介于主存和CPU之间的高速小容量存储器称作高速缓冲存储器(Cache)。

  3. 所属分类：嵌入式

    • 发布日期：2019-03-01
    • 文件大小：231424
    • 提供者：weixin_36472324

  1. CPU设计 MIPS五级流水线.rar

  2. 五级流水线，MIPS，实现17条指令，可运行，使用Modelsim

  3. 所属分类：其它

    • 发布日期：2019-07-23
    • 文件大小：1028096
    • 提供者：my_love_snow

  1. 五级流水线MIPS微处理器部分指令实现（Verilog）

  2. Verilog实现MIPS处理器部分指令，不乏存在错误，还请指出。

  3. 所属分类：硬件开发

    • 发布日期：2019-01-11
    • 文件大小：183296
    • 提供者：qq_40711777

  1. Hazard（CPU五级流水线改进版本）

  2. Hazard（CPU五级流水线改进版本）

  3. 所属分类：嵌入式

    • 发布日期：2016-03-19
    • 文件大小：7340032
    • 提供者：xiaoliizi
« 12 3 4 »