注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. vhdl分频器的设计

  2. 详细说明 分频器的设计，奇数，偶数分频器，任意数分频器等，

  3. 所属分类：专业指导

    • 发布日期：2009-08-21
    • 文件大小：412kb
    • 提供者：greatwill88

  1. verilog 实现任意分频器

  2. verilog 实现任意分频器 经典 verilog 实现任意分频器 经典 verilog 实现任意分频器 经典 verilog 实现任意分频器 经典

  3. 所属分类：专业指导

    • 发布日期：2010-04-21
    • 文件大小：134kb
    • 提供者：forecyk

  1. 基于FPGA 的等占空比任意整数分频器的设计

  2. 给出了一种基于FPGA 的等占空比任意整数分频电路的设计方法。首先简要介绍了FPGA 器件的特点和应用 范围, 接着讨论了一些常见整数分频的方法, 而本文运用一种新的可控分频器设计方法——脉冲周期剔除法, 主要是对半 周期进行计数, 配合时钟反相电路, 可以实现占空比50% 的任意整数分频, 分频系数由控制端给定。

  3. 所属分类：硬件开发

    • 发布日期：2010-05-18
    • 文件大小：165kb
    • 提供者：lwjee

  1. 高速CMOS可编程分频器的研究与设计 PDF

  2. ：本文通过对CMOS可编程分频器原理的分析与研究．提出了一种新的可实现任意分频的可编程分频器结构，这种结构 大大提高了可编程分频器的输入带宽，同时功耗不大，抗干扰能力强，可适用于锁相环、频率综合器的设计中。该设计在宏 力CMOS 0．18urn工艺下通过仿真和验证．输入频率可以达到3．3G Hz。 关

  3. 所属分类：3G/移动开发

    • 发布日期：2010-05-18
    • 文件大小：349kb
    • 提供者：lwjee

  1. VHDL_分频器 支持任意整数分频

  2. 一个简单的时钟分频器 VHDL语言写的

  3. 所属分类：其它

    • 发布日期：2010-05-25
    • 文件大小：639byte
    • 提供者：Lesleylily_ustc

  1. eda-分频器的程序

  2. 自己改改里边两个数据，就可以做出任意分频的实体了

  3. 所属分类：专业指导

    • 发布日期：2010-06-17
    • 文件大小：174kb
    • 提供者：jiuwenlong0001

  1. FPGA verilog 任意分频程序

  2. 用FPGA实现任意分频,代码用verilog语言编写，仅供参考。

  3. 所属分类：硬件开发

    • 发布日期：2010-06-20
    • 文件大小：362kb
    • 提供者：fullattack010

  1. 用verilog写的一个分频器

  2. 用verilog写的一个分频器，具有异步清零，同步置数，可实现任意分频

  3. 所属分类：专业指导

    • 发布日期：2010-10-04
    • 文件大小：254kb
    • 提供者：qianguang1989

  1. verilog实现任意分频任意占空比~

  2. verilog实现任意分频任意占空比，其中例子简单，精炼，易懂

  3. 所属分类：专业指导

    • 发布日期：2010-11-12
    • 文件大小：1mb
    • 提供者：liukai14052

  1. 能实现任意整数倍分频的分频器

  2. 任意整数分频器任意整数分频器任意整数分频器任意整数分频器任意整数分频器任意整数分频器任意整数分频器

  3. 所属分类：专业指导

  1. FPGA任意数分频器设计

  2. FPGA任意数分频器设计，FPGA任意数分频器设计，FPGA任意数分频器设计

  3. 所属分类：硬件开发

    • 发布日期：2011-03-19
    • 文件大小：58kb
    • 提供者：bin3101

  1. 基于FPGA的任意小数分频器的设计

  2. 说明了如何设计一个比较好的小数分频器，包括电路的实现，即部分代码

  3. 所属分类：硬件开发

    • 发布日期：2011-03-28
    • 文件大小：265kb
    • 提供者：xujunfeng1116

  1. 数控分频器

  2. 本功能通过调用锁相环，可以实现任意分频系数的分频电路，操作简单使用。

  3. 所属分类：硬件开发

    • 发布日期：2012-04-24
    • 文件大小：2mb
    • 提供者：zhou704849623

  1. 使用VHDL进行分频器设计_任意分频

  2. vhdl设计的可以对时钟进行任意分频，所有的例子均仿真过

  3. 所属分类：其它

    • 发布日期：2012-05-01
    • 文件大小：412kb
    • 提供者：rxwangjie5009

  1. 基于FPGA的任意数值分频器设计

  2. 基于FPGA的任意数值分频器设计，偶数分频，奇数分频，任意小数分频

  3. 所属分类：嵌入式

    • 发布日期：2013-11-12
    • 文件大小：406kb
    • 提供者：u012809088

  1. Verilog HDL的任意的分频器设计

  2. 这是一个基于verilog语言的分频器的设计的代码，在设置的位宽范围以内任意系数的分频器均可以采用本代码。当然，讲寄存器的位宽设置更高，可以继续增加分频系数

  3. 所属分类：硬件开发

    • 发布日期：2014-03-03
    • 文件大小：1kb
    • 提供者：lucialiuwei

  1. VHDL任意分频器

  2. VHDL编写的任意分频器，通过修改参数即可实现任意的分频 占空比为50%，读者可以调整代码修改所需的占空比。

  3. 所属分类：其它

    • 发布日期：2014-04-03
    • 文件大小：1kb
    • 提供者：hq1356466973

  1. 任意分频器

  2. 通过设计任意分频器，学习较复杂的数字系统的设计方法。通过设计任意分频器,掌握电路中人工生成分频时钟设计方法.分频器工作时分析分频出来的信号,掌握时钟信号的使用注意事项。完成任意分频器功能,通过端口输入分频系数,按照分频系数的值作信号分频,可以实现奇数分频和偶数分频两种分频方法

  3. 所属分类：硬件开发

    • 发布日期：2018-03-01
    • 文件大小：379kb
    • 提供者：qiaoningning

  1. 基于FPGA的任意分频器设计【转】

  2. 分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环（如Altera的PLL，Xilinx的DLL）来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计进行时钟分频的实现方法仍然非常流行。首先这种方法可以节省锁相环资源，再者这种方式只消耗不多的逻辑单元就可以达到对时钟的操作目的。

  3. 所属分类：其它

    • 发布日期：2020-08-29
    • 文件大小：222kb
    • 提供者：weixin_38700779

  1. 基于FPGA的任意分频器设计

  2. 分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如Altera的PLL，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计进行时钟分频的实现方法仍然非常流行。首先这种方法可以节省锁相环资源，再者这种方式只消耗不多的逻辑单元就可以达到对时钟的操作目的。

  3. 所属分类：其它

    • 发布日期：2020-08-29
    • 文件大小：175kb
    • 提供者：weixin_38722721
« 12 3 4 5 6 7 »