注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 精通matlab 应用于数学建模

  2. matlab各种函数，举例讲解，各种常用模型编程 目 录 前言 第1章 引言 1.1 概述 1.2 字体印刷约定 第2章 MATLAB基本特性 2.1 简单数学运算 2.2 MATLAB工作空间 2.3 保存和检索数据 2.4 数值显示格式 2.5 关于变量 2.6 注释和标点 2.7 复数 2.8 数学函数 2.9 脚本文件 2.10 文件管理 2.11 命令窗口控制 2.12 MATLAB启动 2.13 在线帮助 第3章 数值 3.1 简单数组 3.2 数组编址 3.3 数组构造 3.4

  3. 所属分类：其它

    • 发布日期：2009-07-09
    • 文件大小：1mb
    • 提供者：cbgydwj

  1. VerilogHDL那些事儿

  2. 2010 VERILOG HDL那些事儿 [FPGA黑金开发板配套教程] 黑金动力社区荣誉出品 Http://www.oshcn.com Verilog HDL那些事儿 版本 V 3.0 软件版本：Quartus II 9.0 作者 将随时可能对本教程中癿内容迕行更改，返些改劢丌亊先途知，但将会编入新版教程中，幵上传到相关癿网站上。 版权所有 黑金劢力社区：http://www.oshcn.com http://www.heijin.org 《Verilog HDL的那些事儿》by Akuei

  3. 所属分类：硬件开发

    • 发布日期：2011-07-06
    • 文件大小：17mb
    • 提供者：loongik2010

  1. Verilog 建模技巧之 低级建模思路

  2. Verilog 建模技巧之 低级建模思路

  3. 所属分类：硬件开发

    • 发布日期：2012-12-16
    • 文件大小：4mb
    • 提供者：xiaoliang1225

  1. VerilogHDL"低级建模"思路+源码，你值得拥有

  2. 该资源是描述关于FPGA“低级建模”思想和结构的资料，还有一些源码，有助于入门学习。

  3. 所属分类：硬件开发

    • 发布日期：2013-03-10
    • 文件大小：7mb
    • 提供者：lxf369432939

  1. VerilogHDL “低级建模”学习

  2. 该资料是关于VerilogHDL入门学习有关于“低级建模的”思路，学的挺好的，感觉对于学校帮助挺大的。

  3. 所属分类：其它

    • 发布日期：2013-03-10
    • 文件大小：17mb
    • 提供者：xxiongfengy

  1. Verilog 建模技巧之 低级建模思路

  2. verilog入门，黑金开发板配套.适合入门者

  3. 所属分类：硬件开发

    • 发布日期：2013-08-07
    • 文件大小：4mb
    • 提供者：llfsunshine

  1. Verilog时序篇(源程序+学习文档)

  2. “时序”最容易联想到就是“时序图”，亦即模块的输出。换句话说“时序”是模块执 行过程的显性记录。一般在仿真上，模块的时序图都是在理想状态下（没有任何物理上 的问题）产生的。时序图里边包含了模块最清洁的执行记录。这些信息对于“细化”模 块来说有很大的帮助。然而影响着这些时序就是Verilog HDL 语言本身。 很多时候，虽然低级建模（建模技巧）已经可以帮助我们完成许多模块设计上的要求， 但是低级建模始终是属于“建模”的层次，亦即“塑造”模块一个大概的形状，而且是 粗糙的东西而已。这粗糙的东西，

  3. 所属分类：专业指导

    • 发布日期：2013-11-28
    • 文件大小：37mb
    • 提供者：mpxzhz

  1. VerilogHDL那些事儿V3.0

  2. 黑金动力出品的Verilog HDL学习资料，作者完全从自身的学习经历出发，从低级建模开始，是一部非常难得的好书

  3. 所属分类：硬件开发

    • 发布日期：2014-10-22
    • 文件大小：17mb
    • 提供者：lanlongfa

  1. Spring 3.0官方中文文档

  2. Spring 3.0官方中文文档 即Spring框架的概述 1。 介绍Spring框架 1.1。 依赖注入和控制反转 1.2。 模块 1.2.1。 核心容器 1.2.2。 数据访问/集成 1.2.3。 web 1.2.4。 AOP和仪表 1 2 5。 测试 1.3。 使用场景 1.3.1。 依赖关系管理和命名约定 Spring依赖和依靠弹簧 Maven依赖管理 艾薇依赖管理 1.3.2。 日志 不使用通用日志 使用SLF4J 使用Log4j 二世。 什么是新的在春季3 2。 新特性和增强功能在

  3. 所属分类：Java

    • 发布日期：2015-06-12
    • 文件大小：9mb
    • 提供者：n_ou25

  1. MultiGen Creator 3.0.1教程

  2. MultiGen Creator 3.0.1 简介参考自百度百科 Multigen Creator系列软件，由美国Multigen-Paradigm(www.multigen.com)公司开发，它拥有针对实时应用优化的OpenFlight数据格式，强大的多边形建模、矢量建模、大面积地形精确生成功能，以及多种专业选项及插件，能高效、最优化地生成实时三维（RT3D）数据库，并与后续的实时仿真软件紧密结合，在视景仿真、模拟训练、城市仿真、交互式游戏及工程应用、科学可视化等实时仿真领域有着世界领先的地

  3. 所属分类：嵌入式

    • 发布日期：2008-12-24
    • 文件大小：3mb
    • 提供者：xinanhai2011

  1. 四级数据库重难点(word版)

  2. 第1章 引言 1. 数据是描述现实世界事物的符号记录，是用物理符号记录下来的可以识别的信息。 数据是信息的符号表示，是载体；信息是数据的语义解释，是内涵。 2. 数据模型是对现实世界数据特征的抽象，是数据库系统的形式框架，用来描述数据的一组概念和定义，包括描述数据、数据联系、数据操作、数据语义以及数据一致性的概念工具。 满足三条件：比较真实地模拟现实世界；易于人们理解；易于计算机实现 三个组成要素：数据结构（静态，数据对象本身结构及之间的联系）、数据操作（对数据对象操作及操作规则的集合）和完整

  3. 所属分类：其它

    • 发布日期：2009-01-21
    • 文件大小：137kb
    • 提供者：courage0603

  1. Verilog建模技巧低级建Verilog建模技巧低级建模仿顺序操作思路篇模仿顺序操作思路篇

  2. Verilog建模技巧低级建模仿顺序操作思路篇 非常适用verilog学习

  3. 所属分类：硬件开发

    • 发布日期：2018-10-29
    • 文件大小：664kb
    • 提供者：qq_42019306

  1. 基于超像素和条件随机场的图像语义分割算法研究_傅一.caj

  2. 论文仅供学学习参考使用。 本文提出将图像的边缘信息融合到语义分割结果中，以改善因缺乏低级图像信息而对物体边缘分割不准确的问题。为了进一步提升分割效果，本文提出使用全连接条件随机场进一步优化对图像边缘的分割准确率。为了获取图像的边缘信息，本文首先对图像进行超像素分割，然后利用前期生成的粗糙分割结果对图像进行超像素级别的语义信息标注，从而实现初步优化，然后将优化后的分割结果进行条件随机场建模并进行进一步优化，最终实现两级优化后的语义分割。

  3. 所属分类：深度学习

    • 发布日期：2020-09-03
    • 文件大小：5mb
    • 提供者：olivia_ye

  1. 利用基于SystemC/TLM的方法学进行IP开发和FPGA建模

  2. 事务级建模(TLM)是一种对数字系统进行建模的高级方案，将模块之间的具体通信与功能单元或通信架构的具体实现分离开。把总线或FIFO这类通信机制模型化成信道，用SystemC接口类将这些信道提供给模块和部件。这些信道模型的信令接口功能将取代事务请求，这将减少具体的低级信息交换。

  3. 所属分类：其它

    • 发布日期：2020-10-26
    • 文件大小：231kb
    • 提供者：weixin_38593380

  1. EDA/PLD中的利用基于SystemC/TLM的方法学进行IP开发和FPGA建模

  2. 随着系统级芯片技术的出现，设计规模正变得越来越大，因而变得非常复杂，同时上市时间也变得更加苛刻。通常RTL已经不足以担当这一新的角色。上述这些因素正驱使设计师开发新的方法学，用于复杂IP(硬件和软件)以及复杂系统的验证。ST公司建立了一个设计流，它从高级抽象开始，易于将模型写入IP的精密周期或RTL模型中。当转入低级抽象时，建模变得复杂，故IP验证也复杂。我们的方案最适合于这种应用场景，因为它允许人们在各地相似的环境中运行相同的测试平台和测试场景，因而允许在整个开发周期里高效地复用所有的测试范例

  3. 所属分类：其它

    • 发布日期：2020-11-08
    • 文件大小：263kb
    • 提供者：weixin_38633157

  1. EDA/PLD中的MATLAB 算法面向 FPGA 的浮点定点转换

  2. AccelChip 公司（最近已被赛灵思公司收购）最近所做的一次调查显示，53% 的回答者认为浮点定点转换是在 FPGA 上实现算法时最困难的地方（图 1）。 　　虽然 MATLAB 是一种强大的运算开发工具，但其许多优点却在浮点定点转换过程中被降低了。例如，由于定点算术中精度较低，新的数学误差被引入算法。您必须重写代码，使用能够反映实际硬件宏架构的低级模型来替换高级函数和运算符。而仿真运行时间将可能长达 50 倍之久。基于这些原因，MATLAB，这一算法开发的优势选择，却经常遭到遗弃，

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：94kb
    • 提供者：weixin_38571759

  1. information-retrieval:信息检索和高级信息检索课程的材料-源码

  2. Innopolis大学的信息检索 该存储库汇总了阅读材料，实验室模板，数据集和其他电子资源，可用于了解搜索，推荐和其他IR内容。 读 在2021年，仍然是这既是好老。 这就是为什么这本书是必读的原因，因为它涵盖了所有必要的主题。 但是不幸的是，它是在多媒体检索，推荐系统和机器学习成为常见的地方之前写的。 潜在空间近似是一个重要主题，您可以参考 ， 和讨论。 索引是搜索的血液系统。 位于理论的第0级。 在较高的位置，您会发现NSW和图。 在搜索树中，不要忘记阅读有关。 有关现代倒排索引的信息，

  3. 所属分类：其它

    • 发布日期：2021-03-25
    • 文件大小：160mb
    • 提供者：weixin_42163404

  1. 级联鲁棒网络中节点容量的最优分配

  2. 可以将其建模为复杂网络的大规模关键基础架构的鲁棒性具有重要意义。 增强鲁棒性的最重要方法之一是优化资源分配。 传统的资源分配主要基于拓扑信息，这既不现实，也不系统。 在本文中，我们尝试 建立一个框架，以寻找最有利的节点容量分配模式，以低成本降低级联故障的脆弱性。 提出了一种非线性多目标优化模型，并使用粒子群算法对其进行了求解。 可以发现，当在负载较重的节点上保留较少的容量并且优化的网络具有更好的抗噪声能力时，网络将变得更加健壮和经济。 我们的工作有助于设计强大的经济网络。

  3. 所属分类：其它

  1. 利用基于SystemC/TLM的方法学进行IP开发和FPGA建模

  2. 随着系统级芯片技术的出现，设计规模正变得越来越大，因而变得非常复杂，同时上市时间也变得更加苛刻。通常RTL已经不足以担当这一新的角色。上述这些因素正驱使设计师开发新的方法学，用于复杂IP(硬件和软件)以及复杂系统的验证。ST公司建立了一个设计流，它从抽象开始，易于将模型写入IP的精密周期或RTL模型中。当转入低级抽象时，建模变得复杂，故IP验证也复杂。我们的方案适合于这种应用场景，因为它允许人们在各地相似的环境中运行相同的测试平台和测试场景，因而允许在整个开发周期里高效地复用所有的测试范例和环境

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：350kb
    • 提供者：weixin_38617851

  1. NUMmodel:营养-单细胞-多细胞建模框架的参考实现-源码

  2. NUM模型 营养-单细胞-多细胞建模框架的参考实现。该模型在Serra-Pompei等人（2020）： 。海洋学进展（189）102473和Serra-Pompei等人： 。 :fire:这是开发中的Alpha软件。事情可能坏了，结果可能不正确 :fire: 核心库是用fortran90编写的，并且是通过matlab或R进行接口的。大多数模块也是用matlab编写的，因此不需要编译fortran代码-但它将大多数计算速度提高了10倍。 编译中 使用Fortran目录中的makefile。编辑

  3. 所属分类：其它

    • 发布日期：2021-03-21
    • 文件大小：23mb
    • 提供者：weixin_42175516
« 12 »