注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 现代DSP技术,潘松老师编的

  2. 信号处理的FPGA实现,现代DSP技术. 很有工程价值

  3. 所属分类：硬件开发

    • 发布日期：2009-08-24
    • 文件大小：12mb
    • 提供者：liang_7

  1. 信号处理的FPGA的实现 pdf

  2. 信号处理的FPGA的实现 pdf 信号处理的FPGA的实现 pdf 信号处理的FPGA的实现 pdf

  3. 所属分类：硬件开发

    • 发布日期：2010-08-17
    • 文件大小：2mb
    • 提供者：shuilingzhu

  1. 数字信号处理与FPGA实现

  2. 《数字信号处理与FPGA实现》讲述了关于数字信号处理的大部分内容！

  3. 所属分类：专业指导

    • 发布日期：2011-07-07
    • 文件大小：8mb
    • 提供者：hjamyp

  1. 基于fpga的数字信号处理的实现

  2. 基于fpga的数字信号处理的实现 基于fpga的数字信号处理的实现

  3. 所属分类：硬件开发

    • 发布日期：2011-12-10
    • 文件大小：2mb
    • 提供者：fengyun_whut

  1. 数字信号处理器的FPGA实现.pdf

  2. 数字信号处理器的FPGA实现.pdf

  3. 所属分类：嵌入式

  1. 数字信号处理在FPGA上实现

  2. 数字信号处理在FPGA上实现，很赞的一本指导书

  3. 所属分类：专业指导

    • 发布日期：2013-08-16
    • 文件大小：7mb
    • 提供者：soliderjo

  1. 数字信号处理的FPGA的实现

  2. 主要是描述数字信号处理的FPGA的实现 论文

  3. 所属分类：硬件开发

    • 发布日期：2013-12-20
    • 文件大小：291kb
    • 提供者：u013227587

  1. 数字信号处理的 FPGA代码实现

  2. 数字图像处理和信号处理的FPGA代码的实现，里面有Verilog和VHDL语言两个版本

  3. 所属分类：硬件开发

    • 发布日期：2015-04-11
    • 文件大小：595kb
    • 提供者：bbs_vip

  1. 信号处理的FPGA实现

  2. 介绍了采用FPGA进行信号处理的一般方法，这是大势所趋啊

  3. 所属分类：硬件开发

    • 发布日期：2015-08-16
    • 文件大小：1mb
    • 提供者：zhaolin0831

  1. 激光多普勒测速雷达信号处理的FPGA实现

  2. 激光多普勒测速雷达信号处理由于数据量大 、 实时性强等特点, 对信号处理单 元 的要 求 较高 现场 可编程 门 阵列 具有 高速 、 并行 性等优 点 , 可 以满足 测速 雷 达 的需求 介 绍 了利用单片 实现激光多普勒测速 雷达信 号处理 的过 程 , 详细说 明 了数据 的缓存 、 干扰频率的滤波 、 倍降采样 、 快速傅里叶变换 肠 巩 和脉冲累积等步骤 的 实现 , 最后分析 了模块 的性能并给出了测试结果

  3. 所属分类：硬件开发

    • 发布日期：2018-07-17
    • 文件大小：717kb
    • 提供者：weixin_40839223

  1. 实时视频信号的Sobel边缘检测的FPGA实现_焦淑红1.doc

  2. 在实时视频信号处理中，由于边缘检测等图像处理算法的数据量大，系统采用FPGA + DSP的图像处理 方案。利用FPGA可对数据并行处理的特点，在FPGA中实现数据量大、处理速度要求高，但算法结构简单的低层处 理算法。文中介绍了在FPGA中实现Sobel边缘检测算法的方法，并提出了自适应阈值的处理方案。实验结果证明， FPGA能够对实时视频信号完成Sobel边缘检测，且自适应阈值模块保证了系统在环境亮度变化的情况下，得到良好的 边缘检测效果。

  3. 所属分类：图像处理

  1. 多天线多载波的数字上下变频的FPGA实现

  2. 数字上变频/下变频（DUC/DDC）是数字中频设计的重要组成部分，其功能是将基带信号经过内插滤波后变到中频的频率，或者将中频的信号经过抽取滤波后降到基带的频率上。本文的主要目的就是介绍多天线多载波数字上下变频的FPGA实现方法，以及Altera提供的一种数字信号处理的工具，DSP BUILDER。

  3. 所属分类：其它

    • 发布日期：2020-07-30
    • 文件大小：63kb
    • 提供者：weixin_38601390

  1. 高速流水线浮点加法器的FPGA实现

  2. 多数FPGA不支持浮点运算，这使FPGA在数值计算、数据分析和信号处理等方面受到了限制，由于FPGA中关于浮点数的运算只能自行设计，因此，研究浮点加法运算的FPGA实现方法很有必要。

  3. 所属分类：其它

    • 发布日期：2020-08-11
    • 文件大小：183kb
    • 提供者：weixin_38504687

  1. 基于复数浮点运算的协方差矩阵的FPGA实现

  2. 协方差矩阵的计算是信号处理领域的典型运算，是实现多级嵌套维纳滤波器、空间谱估计、相干源个数估计以及仿射不变量模式识别的关键部分，广泛应用于雷达、声呐、数字图像处理等领域。采用FPGA(Field Programmable Gate Array)可以提高该类数字信号处理运算的实时性，是算法工程化的重要环节。但是FPGA不适宜对浮点数的处理，对复杂的不规则计算开发起来也比较困难。故目前国内外协方差运算的FPGA实现都是采用定点运算方式。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：524kb
    • 提供者：weixin_38734276

  1. 单片机与DSP中的数字信号处理的设计实现

  2. 通常在VLSI设计中，其详细程度的层次可以从完全定制的AS］C几何布局到使用称为装置顶盒的系统设计。表1给出了相应的概述。因为FPGA的物理结构是可编程的，但也是固定的，所以在FPGA的设计过程中没有布局和布线任务。在门电平上采用寄存器转换设计语言就可以达到元器件的最佳利用。投放市场时间与FPGA迅速增加的复杂程度共同迫使研究方法转移到知识产权（Intellectual Property，IP）宏单元或“兆核心单元（mega core cells）”的使用上来。宏单元为设计者提供了—个预先定义的

  3. 所属分类：其它

    • 发布日期：2020-11-13
    • 文件大小：191kb
    • 提供者：weixin_38540819

  1. 单片机与DSP中的FIR带通滤波器的FPGA实现

  2. 引 言 　　在FPGA应用中，比较广泛而基础的就是数字滤波器。根据其单位冲激响应函数的时域特性可分为无限冲击响应(Infinite Impulse Response，IIR)滤波器和有限冲击响应(Finite Impulse Response，FIR)滤波器。DSP Builder集成了Altera和Matlab／Simulink基于FPGA的信号处理的建模和设计。该工具可以将数字信号处理算法(DSP)系统表示成为一个高度抽象的模块，在不降低硬件性能的前提下，自动将系统映射为一个基于FPGA的

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：238kb
    • 提供者：weixin_38550459

  1. EDA/PLD中的高速流水线浮点加法器的FPGA实现

  2. 0  引言 　　现代信号处理技术通常都需要进行大量高速浮点运算。由于浮点数系统操作比较复杂，需要专用硬件来完成相关的操作(在浮点运算中的浮点加法运算几乎占到全部运算操作的一半以上)，所以，浮点加法器是现代信号处理系统中最重要的部件之一。FPGA是当前数字电路研究开发的一种重要实现形式，它与全定制ASIC电路相比，具有开发周期短、成本低等优点。但多数FPGA不支持浮点运算，这使FPGA在数值计算、数据分析和信号处理等方面受到了限制，由于FPGA中关于浮点数的运算只能自行设计，因此，研究浮点加法运

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：199kb
    • 提供者：weixin_38749863

  1. RFID技术中的多天线多载波的数字上下变频的FPGA实现

  2. 数字上变频/下变频（DUC/DDC）是数字中频设计的重要组成部分，其功能是将基带信号经过内插滤波后变到中频的频率，或者将中频的信号经过抽取滤波后降到基带的频率上。本文的主要目的就是介绍多天线多载波数字上下变频的FPGA实现方法，以及Altera提供的一种数字信号处理的工具，DSP BUILDER。 　　DUC/DDC的实现架构 　　以TD-SCDMA的DUC/DDC为例，基带频率1.28MHz, 4天线9载波，60倍上变频，30倍下变频的情况下，DUC的架构如图1所示 　　图1，D

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：90kb
    • 提供者：weixin_38537689

  1. 高速并行成型滤波器的FPGA实现方法

  2. 成型滤波器是消除码间串扰的最有效手段之一，常规做法是利用查找表存储乘累加运算结果来实现，随着滤波器系数的增加，这种查找表算法导致现场可编程门阵列（FPGA）硬件资源的指数增长；对于可变符号速率的要求，常规做法是利用插值和抽取的方法实现数字信号的变采样处理，这种方法实现复杂，硬件成本高。文中提出了一种高速并行成型滤波器的FPGA实现方法，这种基于群延时结构的查找表算法，所需的查找表只需存储单位冲击响应的采样值，利用数据时钟相位对于查找表进行寻址，可灵活适应数据速率的变化。并且这种算法特别适用于并行

  3. 所属分类：其它

  1. 高速流水线浮点加法器的FPGA实现

  2. 0  引言 　　现代信号处理技术通常都需要进行大量高速浮点运算。由于浮点数系统操作比较复杂，需要专用硬件来完成相关的操作(在浮点运算中的浮点加法运算几乎占到全部运算操作的一半以上)，所以，浮点加法器是现代信号处理系统中重要的部件之一。FPGA是当前数字电路研究开发的一种重要实现形式，它与全定制ASIC电路相比，具有开发周期短、成本低等优点。但多数FPGA不支持浮点运算，这使FPGA在数值计算、数据分析和信号处理等方面受到了限制，由于FPGA中关于浮点数的运算只能自行设计，因此，研究浮点加法运算

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：191kb
    • 提供者：weixin_38710557
« 12 3 4 5 6 7 8 9 10 ... 50 »