注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. Xilinx FPGA全局时钟和第二全局时钟资源的使用方

  2. Xilinx FPGA全局时钟和第二全局时钟资源的使用方

  3. 所属分类：硬件开发

    • 发布日期：2009-09-29
    • 文件大小：24kb
    • 提供者：gushishu123

  1. FPGA全局时钟约束(Xilinx)

  2. FPGA全局时钟约束(Xilinx)，需要这方面的朋友可以下来看看

  3. 所属分类：硬件开发

    • 发布日期：2010-10-03
    • 文件大小：247kb
    • 提供者：weichunlin

  1. 计算机中的逻辑时钟以及物理时钟

  2. 这是有关计算机中的全局时钟以及逻辑时钟的材料，很全，值得看哦

  3. 所属分类：专业指导

    • 发布日期：2010-12-06
    • 文件大小：158kb
    • 提供者：lijuanzhang00

  1. fpga时钟树介绍

  2. 和基于ASIC（专用集成电路）的时钟电路相比，基于FPGA（现场可编程门阵列）的时钟电路有其自身的特点。FPGA一般提供其专用时钟资源搭建时钟电路，相应的综合工具也能够自动使用这些资源，但是针对于门控时钟和时钟分频电路，如果直接使用综合工具自动处理的结果，会造成较大的时钟偏差。通过合理使用DCM（数字时钟管理单元）和BUFGMUX（全局时钟选择缓冲器）等FPGA的特殊资源，手动搭建时钟电路，可以尽可能地减少时钟偏差对电路时序的影响。

  3. 所属分类：其它

    • 发布日期：2012-06-03
    • 文件大小：158kb
    • 提供者：wide_road

  1. FPGA全局时钟约束(Xilinx)

  2. FPGA全局时钟约束(Xilinx) FPGA全局时钟约束(Xilinx) FPGA全局时钟约束(Xilinx)

  3. 所属分类：硬件开发

    • 发布日期：2012-06-08
    • 文件大小：247kb
    • 提供者：joaquin_no17

  1. FPGA 全局时钟约束

  2. 最经典的时钟约束资料，基于xilinx公司。包括全局时钟介绍以及其重要作用和时钟约束器的使用。

  3. 所属分类：其它

    • 发布日期：2012-07-05
    • 文件大小：247kb
    • 提供者：luomeigang

  1. 分布式系统 全局时钟方面的论文

  2. 关于分布式系统之中，全局时钟内容相关部分的论文整理，论文网资源，有一定参考价值。主要是关于时钟改进，优化创新的内容。

  3. 所属分类：互联网

    • 发布日期：2013-10-14
    • 文件大小：3mb
    • 提供者：yzhybleach

  1. 掌控全局时钟网络资源

  2. 从应用的角度分析了Altera公司的FPGA的时钟使用，深入分析了如何高度优化全局时钟的使用。

  3. 所属分类：硬件开发

    • 发布日期：2014-12-30
    • 文件大小：337kb
    • 提供者：sailiu2010

  1. FPGA全局时钟约束(Xilinx)

  2. Xilinx FPGA全局时钟约束 完成本部分内容的培训后，你将能够： 为简单的同步设计加全局时序约束

  3. 所属分类：硬件开发

    • 发布日期：2015-05-09
    • 文件大小：247kb
    • 提供者：lqysji

  1. FPGA 全局时钟与第二全局时钟

  2. “全局时钟和第二全局时钟资源”是FPGA同步设计的一个重要概念。合理利用该资源可以改善设计的综合和实现效果；如果使用不当，不但会影响设计的工作频率和稳定性等，甚至会导致设计的综合、实现过程出错。本文总结了Xilinx FPGA全局时钟和第二全局时钟资源的使用方法，并强调了应用中的注意事项。

  3. 所属分类：其它

    • 发布日期：2018-04-30
    • 文件大小：132kb
    • 提供者：mine_land

  1. FPGA全局时钟约束(Xilinx).pdf

  2. FPGA全局时钟约束， 简介 全局约束 约束编辑器 总结 正在学习时钟约束，上传共享，相互学习，共同进步

  3. 所属分类：硬件开发

    • 发布日期：2020-03-24
    • 文件大小：275kb
    • 提供者：DuobleWei

  1. 与全局时钟资源相关的Xilinx器件的用法

  2. 今天介绍与全局时钟资源相关的Xilinx器件常用的原语的含义与用法，耐心看完，你一定收获不小。

  3. 所属分类：其它

    • 发布日期：2020-07-21
    • 文件大小：73kb
    • 提供者：weixin_38722464

  1. Xilinx FPGA全局时钟和第二全局时钟资源的使用方法

  2. 目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。

  3. 所属分类：其它

    • 发布日期：2020-07-31
    • 文件大小：66kb
    • 提供者：weixin_38623442

  1. EDA/PLD中的FPGA全局时钟资源相关原语及使用

  2. FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构，从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元(IOB)和选择性块RAM(Block Select RAM)的时延和抖动都为最小。为了适应复杂设计的需要，Xilinx的FPGA中集成的专用时钟资源与数字延迟锁相环(DLL)的数目不断增加，最新的Virtex II器件最多可以提供16个全局时钟输入端口和8个数字时钟管理模块(DCM)。 　　与全局时钟资源相关的原语常用的与全局时钟资源相关的Xilinx器

  3. 所属分类：其它

    • 发布日期：2020-11-05
    • 文件大小：66kb
    • 提供者：weixin_38596093

  1. EDA/PLD中的全局时钟缓冲器（BUFG）和第2全局时钟资源

  2. 对于一些高扇出的信号，可以利用没有被使用的全局时钟缓冲器和第2全局时钟资源来改善设计的性能，从而提高器件的工作速度。作为逻辑器件的高性能资源的一部分，应该使其充分发挥作用。在计算Fmax的公式中，实际上我们漏掉了clock skew和clock jittter。因为这两个寄存器的时钟的相位有偏差，所以理论上最大工作频率应为：Tskew可能为正，也可能为负，所以我们通常使用BUFG来驱动时钟是为了让Tskew最小。 　　流水线(Pipeline)逻辑 　　当两个触发器之间的逻辑过于复杂，逻辑级

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：62kb
    • 提供者：weixin_38502183

  1. 全局时钟资源和时钟多路复用器（BUFGMUX）

  2. 在Spartan-3器件内部提供了全局时钟资源，其中包括专用时钟输入引脚、缓冲器和布线资源，其时钟分配树结构如图1所示。主要时钟连接路径为从专用时钟输入引脚的全局时钟，在驱动全局时钟缓冲器后经由全局布线资源到达触发器或其他时钟触发的单元，DCM介于全局时钟引脚和全局缓冲器之间便于定制时钟的充分利用。 　　图1 Spartan-3器件中的时钟分配树结构 　　这种时钟结构贯穿整个FPGA具有低容值和低偏移互连特性非常适合走高频率信号，这些资源保证了DOM模块的时钟输出具有最小的传输延迟，可提

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：178kb
    • 提供者：weixin_38741101

  1. EDA/PLD中的Xilinx FPGA全局时钟和第二全局时钟资源的使用方法

  2. 目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构，从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元(IOB)和选择性块RAM(Block Select RAM)的时延和抖动都为最小。为了适应复杂设计的需要，Xilinx的FP

  3. 所属分类：其它

    • 发布日期：2020-11-25
    • 文件大小：68kb
    • 提供者：weixin_38672815

  1. Xilinx FPGA全局时钟和第二全局时钟资源的使用方法

  2. 目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构，从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元(IOB)和选择性块RAM(Block Select RAM)的时延和抖动都为。为了适应复杂设计的需要，Xilinx的FPGA中集

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：67kb
    • 提供者：weixin_38728347

  1. 全局时钟缓冲器（BUFG）和第2全局时钟资源

  2. 对于一些高扇出的信号，可以利用没有被使用的全局时钟缓冲器和第2全局时钟资源来改善设计的性能，从而提高器件的工作速度。作为逻辑器件的高性能资源的一部分，应该使其充分发挥作用。在计算Fmax的公式中，实际上我们漏掉了clock skew和clock jittter。因为这两个寄存器的时钟的相位有偏差，所以理论上工作频率应为：Tskew可能为正，也可能为负，所以我们通常使用BUFG来驱动时钟是为了让Tskew。 　　流水线(Pipeline)逻辑 　　当两个触发器之间的逻辑过于复杂，逻辑级数太多时

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：72kb
    • 提供者：weixin_38726193

  1. FPGA全局时钟资源相关原语及使用

  2. FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构，从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元(IOB)和选择性块RAM(Block Select RAM)的时延和抖动都为。为了适应复杂设计的需要，Xilinx的FPGA中集成的专用时钟资源与数字延迟锁相环(DLL)的数目不断增加，的Virtex II器件多可以提供16个全局时钟输入端口和8个数字时钟管理模块(DCM)。 　　与全局时钟资源相关的原语常用的与全局时钟资源相关的Xilinx器件原语包括

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：64kb
    • 提供者：weixin_38547151
« 12 3 4 5 6 7 8 9 10 ... 15 »