点数信息
www.dssz.net
注册会员
|
设为首页
|
加入收藏夹
您好,欢迎光临本网站!
[请登录]
!
[注册会员]
!
首页
移动开发
云计算
大数据
数据库
游戏开发
人工智能
网络技术
区块链
操作系统
模糊查询
热门搜索:
源码
Android
整站
插件
识别
p2p
游戏
算法
更多...
在线客服QQ:632832888
当前位置:
资源下载
搜索资源 - 冲突编译器:Haskell转换为VHDLVerilogSystemVerilog编译器-源码
下载资源分类
移动开发
开发技术
课程资源
网络技术
操作系统
安全技术
数据库
行业
服务器应用
存储
信息化
考试认证
云计算
大数据
跨平台
音视频
游戏开发
人工智能
区块链
在结果中搜索
所属系统
Windows
Linux
FreeBSD
Unix
Dos
PalmOS
WinCE
SymbianOS
MacOS
Android
开发平台
Visual C
Visual.Net
Borland C
CBuilder
Dephi
gcc
VBA
LISP
IDL
VHDL
Matlab
MathCAD
Flash
Xcode
Android STU
LabVIEW
开发语言
C/C++
Pascal
ASM
Java
PHP
Basic/ASP
Perl
Python
VBScript
JavaScript
SQL
FoxBase
SHELL
E语言
OC/Swift
文件类型
源码
程序
CHM
PDF
PPT
WORD
Excel
Access
HTML
Text
资源分类
搜索资源列表
冲突编译器:Haskell转换为VHDLVerilogSystemVerilog编译器-源码
冲突-一种功能性的硬件描述语言 Clash是一种功能硬件描述语言,它从功能编程语言Haskell借用了其语法和语义。 Clash编译器将这些高级描述转换为可综合的低级VHDL,Verilog或SystemVerilog。 冲突的特点: 强类型化,但具有很高的类型推断能力,可使用简洁的描述实现安全快速的原型制作。 交互式REPL:将您的设计加载到解释器中,轻松测试所有组件,而无需设置测试平台。 默认情况下,具有类型推断的高阶函数会导致设计完全参数化。 基于称为Signal的值流的同步时
所属分类:
其它
发布日期:2021-02-04
文件大小:2mb
提供者:
weixin_42109545