注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于FPGA的频率计

  2. 设计一个8位十进制的数字频率计，最高测试频率为99M，将测得的频率显示在8个数码管上，要求利用人眼的视觉暂留循环点亮8个数码管，最后实现频率的显示。

  3. 所属分类：硬件开发

    • 发布日期：2009-05-01
    • 文件大小：256kb
    • 提供者：zhangsilei_1

  1. VDHDL描述的十进制级联频率计

  2. 这是用VHDL语言编写的十进制频率计，在数码管上显示的是十进制数，一共有两种编写方式，分别如下

  3. 所属分类：专业指导

    • 发布日期：2009-05-21
    • 文件大小：34kb
    • 提供者：xunmengok

  1. 1-1MHz频率计仿真图

  2. 本频率计的设计是以AT89S52单片机为核心，利用其内部的定时(计数)器来完成待测信号频率的测量，能够对输入信号的频率范围自动判断并选择相应的测量方法,实现了量程的自动转换,通过由十进制计数器组成的分频电路实现了1~1MHZ频率范围的较高精度测量，通过液晶显示电路显示出信号的频率值。

  3. 所属分类：嵌入式

    • 发布日期：2009-06-06
    • 文件大小：43kb
    • 提供者：jhz20000

  1. 基于FPGA的数字频率计设计

  2. 本文要设计一个8位十进制数字频率计，需要由四种器件来组成，即：测频控制信号发生器(FTCTRL)、有时钟使能的十进制计数器(CNT10)、32位锁存器(REG32B)、除法器模块(division). 因为是8位十进制数字频率计，所以计数器CNT10需用8个，7段显示LED7也需用8个. 频率测量的基本原理是计算每秒钟内待测信号的脉冲个数。 为此，测频控制信号发生器FTCTRL应设置一个控制信号时钟CLKK，一个计数使能信号输出端CNT_EN、一个与CNT_EN输出信号反向的锁存输出信号Loa

  3. 所属分类：硬件开发

    • 发布日期：2009-06-09
    • 文件大小：126kb
    • 提供者：maochu

  1. 基于EDA技术设计4位十进制数字频率计的系统方案

  2. 基于EDA技术设计4位十进制数字频率计的系统方案基于EDA技术设计4位十进制数字频率计的系统方案

  3. 所属分类：专业指导

    • 发布日期：2009-10-08
    • 文件大小：141kb
    • 提供者：yuhai9269

  1. EDA4位频率计设计

  2. 四位频率计设计 EDA 基于十进制的计数器的频率计

  3. 所属分类：专业指导

    • 发布日期：2009-11-11
    • 文件大小：160kb
    • 提供者：crazyfr

  1. 数字频率计设计（数字电子技术）

  2. 数字频率计设计 1、设计一个能测量方波信号的频率计。 2、测量的频率范围是0~999999Hz。 3、结果用十进制数显示。

  3. 所属分类：专业指导

    • 发布日期：2009-12-03
    • 文件大小：345kb
    • 提供者：zxf0305

  1. EDA实现4位十进制频率计原理与设计

  2. 根据频率的定义和频率测量的基本原理，测定信号的频率必须有一个脉宽为1秒的对输入信号脉冲计数允许的信号；1秒计数结束后，计数值锁入锁存器的锁存信号和为下一测频计数周期作准备的计数器清0信号。这3个信号可以由一个测频控制信号发生器产生，即图7-1中的TESTCTL，它的设计要求是，TESTCTL的计数使能信号CNT_EN能产生一个1秒脉宽的周期信号，并对频率计的每一计数器CNT10的ENA使能端进行同步控制。当CNT_EN高电平时，允许计数；低电平时停止计数，并保持其所计的脉冲数。在停止计数期间，

  3. 所属分类：专业指导

    • 发布日期：2010-01-13
    • 文件大小：37kb
    • 提供者：zjp649527

  1. 数字频率计的vhdl设计

  2. 数字频率计是一种基本的测量仪器。它被广泛应用与航天、电子、测控等领域。它的基本测量原理是，首先让被测信号与标准信号一起通过一个闸门，然后用计数器计数信号脉冲的个数，把标准时间内的计数的结果，用锁存器锁存起来，最后用显示译码器，把锁存的结果用LED数码显示管显示出来。要求在熟悉频率计逻辑功能的基础上，设计一个6位十进制频率计。

  3. 所属分类：专业指导

    • 发布日期：2010-02-22
    • 文件大小：128kb
    • 提供者：wjnssysl

  1. 8位十进制频率计--可以下载看看

  2. 8位十进制频率计 8位十进制频率计 8位十进制频率计 8位十进制频率计

  3. 所属分类：专业指导

    • 发布日期：2010-03-18
    • 文件大小：3kb
    • 提供者：zjy286152565

  1. 6位十进制频率计，目标芯片EPF10KLC84-4

  2. 6位十进制频率计，目标芯片EPF10KLC84-4，自己设计的，用于课程设计，并已在硬件上通过验证

  3. 所属分类：嵌入式

  1. EDA十进制频率计设计

  2. 十进制频率计设计的VHDL程序。运用了元件的例化与调用。

  3. 所属分类：专业指导

    • 发布日期：2010-04-23
    • 文件大小：28kb
    • 提供者：tujingxihuan

  1. 用VHDL语言设计四位十进制频率计

  2. 用VHDL语言设计四位十进制频率计，本人用的是QUARTUS9.1版本的，如用5.1版本是打不开的

  3. 所属分类：专业指导

    • 发布日期：2010-07-05
    • 文件大小：340kb
    • 提供者：wangliwang

  1. 实验3 ,4位十进制的频率计设计

  2. 、设计4位十进制频率计，学习较复杂的数字系统设计方法，熟悉对Quartus II软件的使用。 2、用4位十进制计数器对用户输入时钟UCLK进行记数

  3. 所属分类：专业指导

    • 发布日期：2010-12-08
    • 文件大小：210kb
    • 提供者：XUQIWEN1

  1. FPGA实现6位10进制数频率计LED显示，NUAA课设

  2. NUAA综合课设，用FPGA实现6位十进制频率计，在LED上显示，内附顶层文件图，及各功能模块程序，工程文件，可直接运用

  3. 所属分类：硬件开发

    • 发布日期：2010-12-28
    • 文件大小：3mb
    • 提供者：fanliuxiao

  1. 4位十进制频率计文稿

  2. 4位十进制频率计文字说明，很清楚的说明很清楚的说明很清楚的说明

  3. 所属分类：其它

    • 发布日期：2011-06-10
    • 文件大小：33kb
    • 提供者：liyitt

  1. 基于EDA的4位十进制频率计原理与设计

  2. 根据频率的定义和频率测量的基本原理，测定信号的频率必须有一个脉宽为1秒的对输入信号脉冲计数允许的信号；1秒计数结束后，计数值锁入锁存器的锁存信号和为下一测频计数周期作准备的计数器清0信号。这3个信号可以由一个测频控制信号发生器产生，即图7-1中的TESTCTL，它的设计要求是，TESTCTL的计数使能信号CNT_EN能产生一个1秒脉宽的周期信号，并对频率计的每一计数器CNT10的ENA使能端进行同步控制。当CNT_EN高电平时，允许计数；低电平时停止计数，并保持其所计的脉冲数。在停止计数期间，

  3. 所属分类：硬件开发

    • 发布日期：2012-06-02
    • 文件大小：67kb
    • 提供者：mfs1184396251

  1. 数字频率计设计VHDL

  2. 在 MagicSOPC 实验箱上实现8位十进制频率计的设计。被测信号从 CLOCK0（数字信号时钟源）输入，经过检测后测得的频率值用数码管 1~8显示

  3. 所属分类：嵌入式

    • 发布日期：2012-11-22
    • 文件大小：67kb
    • 提供者：lsw59

  1. 十进制频率计FPGA程序，verilog代码

  2. 十进制频率计FPGA程序，verilog代码，比赛时使用没有问题，通过测试

  3. 所属分类：其它

    • 发布日期：2013-08-19
    • 文件大小：2kb
    • 提供者：u010755326

  1. 基于FPGA的8位十进制频率计设计_张淑骅

  2. 本文介绍基于FPGA的频率计的设计与实现 可测频率范围为0—100MHz

  3. 所属分类：硬件开发

    • 发布日期：2013-12-08
    • 文件大小：149kb
    • 提供者：zhuoyuelf
« 12 3 4 5 »