注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 半导体教程.rar

  2. 第一章 外延及CAD－－ －－－－4学时第二章 氧化、扩散及离子注入－8学时第三章 光刻－－－－－－－－－4学时第四章 刻蚀－－－－－－－－－2学时第五章 金属化、封装与可靠性－2学时第六章 N阱CMOS工艺流程－－2学时第七章 硅器件制造的关键工艺－4学时

  3. 所属分类：制造

    • 发布日期：2008-04-10
    • 文件大小：2mb
    • 提供者：g22261846

  1. 平安证券-智能制造行业：智能制造系统全景图-半导体设备篇

  2. 我国半导体设备市场空间大，增长动力强劲。半导体设备主要用于半导体制造和封测流程，分为 晶圆加工设备（核心为光刻机、刻蚀机、薄膜沉积设备）、封装设备和检测设备。2018年全球半 导体设备市场达到645.5亿美元，其中大陆市场为131.1亿美元，占比20%，是全球第二大市场。 随着半导体产能向大陆转移、制程和硅片尺寸升级、政策的大力支持，大陆半导体设备增长强劲。 2018年大陆半导体设备增速为46%，远高于全球的14%，是全球市场增长的主要动力。  全球竞争格局集中，国产替代加速。全球半导体设备竞

  3. 所属分类：咨询

    • 发布日期：2020-09-10
    • 文件大小：1mb
    • 提供者：semite

  1. 元器件应用中的详解半导体5纳米制程技术及成本挑战

  2. 半导体业自28纳米进步到22/20纳米，受193i光刻机所限，必须采用两次图形曝光技术（DP）。再进一步发展至16/14纳 米时，大多采用finFET技术。如今finFET技术也一代一代升级，加上193i的光学技术延伸，采用SADP、SAQP等，所以未来到10纳米甚至 7纳米时，基本上可以使用同样的设备，似乎己无悬念，只是芯片的制造成本会迅速增加。然而到5纳米时肯定是个坎，因为如果EUV不能准备好，就要被迫采用 五次图形曝光技术（FP），这已引起全球业界的关注。 　　而对于更先进5纳米生产线来

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：119kb
    • 提供者：weixin_38720390

  1. 工业电子中的半导体电镀工艺解析

  2. 金镀层具有接触电阻低、导电性能好、可焊性好、耐腐蚀性强，因而电镀金在集成电路制造中有着广泛的应用，例如：在驱动IC封装中普遍使用电镀金凸块；在CMOS/MEMS中应用电镀金来制作开关触点和各种结构等；在雷达上金镀层作为气桥被应用；电镀还被用于UBM阻挡层的保护层，以及用于各种引线键合的键合面等等。     1  电镀金工艺1.1 电镀金工艺流程集成电路中的金电镀工艺流程：     ①在硅片上溅射钛、钛钨等金属作为黏附层，再溅射很薄的一层金作为电镀的导电层；②涂布光刻胶，光刻显影出电镀所需的图

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：97kb
    • 提供者：weixin_38743391

  1. 为提高IC制造良品率重新定义IC设计

  2. 半导体工业目前正处在一个史无前例的变革时期。无节制地追随摩尔定律的步伐已经带来了一些物理与经济方面的挑战，而且这些挑战常常似乎是难以克服的。硅工艺线宽(甚至这些连线之间的间隔)都已经小于光刻用的光波长。此外，一旦完成光刻，材料问题和电气特性也可能会戏剧性地改变芯片的性能和可靠性。 因此，许多设计团队质疑这一先进技术是否物有所值也就不足为怪了。目前，在半导体制造这一新的领域里，设计团队将比过去有更大的机会来影响半导体制造的成本和成功。 设计团队通常将主要的精力集中在芯片的出带上，亦

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：104kb
    • 提供者：weixin_38576229

  1. 下一代光刻技术突破传统的光刻技术障碍

  2. EUV蚀刻技术使最小线宽达30nm 全球第一款利用远紫外线(extreme ultra vio-let EUV)蚀刻技术制造计算机芯片的完整设备原型机近日在美国问世。这个命名为：“工程试验支架”(ETS)的原型机是由美国能源部下属的3个实验室和EUV LLC的半导体企业联盟共同开发的。 目前芯片制造商普遍使用深紫外线光刻技术，而且已有很多芯片制造商转向0．131xm的芯片制造工艺，但这种深度紫外线蚀刻工艺在理论上仅能使印刷电路的最小尺寸为0．11xm，当印刷电路的最小线宽达到0．1

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：58kb
    • 提供者：weixin_38556668

  1. 可制造性设计对90纳米以下设计流程的影响

  2. 随着工艺技术朝着90纳米以下转移，为了确保硅片的一次成功和可接受的量产良品率，对模型，工具和设计流程都提出了与以往明显不同的要求。为了充分考虑在制造过程中影响良品率的因素，如化学金属处理(CMP)、次波长光刻效应以及工艺变化敏感度，必须建立新的器件和互连模型，并进一步细化现有的器件和互连模型，以便对现有的设计方法进行扩充，创建更为精确的参数提取方法。 因为制造工艺效应对硅片电学性能的影响越来越大，所以在IC开发的早期阶段，设计者就需要对可制造性设计(DFM)技术的应用给予更多的关注。半导体厂

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：129kb
    • 提供者：weixin_38620741

  1. 芯片制造关键术语、概念和总结

  2. 总结 半导体制造过程周期长而且复杂，并随着产品类型、集成等级、特征尺寸等的不同产生许多生产工艺差异。本章将半导体的制造分成四个阶段讲述会更容易理解。读者会通过认识最基本的四个工艺方法得到对对晶圆生产的进一步理解。本章利用几个简单的工艺来讲解晶圆生产的基本技术工艺。实际的各种工艺将在工艺原理章节里和第十六、十七章里重点阐述。半导体工业的驱动力和发展方向在第十五章中有论述。 关键术语和概念 芯片 光刻加工 芯片术语 工程试验芯片 电路设计的步骤 热处理加工 电路设计图厂 增层加工 电性测试厂 复合图

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：29kb
    • 提供者：weixin_38553275

  1. TG2U型光刻机

  2. ■ [产品名称]：TG2U型光刻机 ■ [工艺方案]： 半导体设备 ■ [产品简介]： 产品特点：TG2U型光刻机是制造中，大规模集成电路，传感器，表面波元件，磁泡，微波和CCD等器件的重要光刻设备。 ■ 说 明 TG2U型光刻机主要技术参数见下表： 项目 参数 适用的掩模尺寸 a.100X100X2－3mm；b.75X75X2—3mm；c.63X63X2—3(选购)； 适用的硅片尺寸 φ35—75mm 光刻图形线条 3-4μm, 最细可达2μm

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：41kb
    • 提供者：weixin_38691739

  1. 未来的光刻工艺挑战

  2. 光刻技术是开发新型 CMOS 制造工艺中的闸控功能 (gating function)。所有半导体制造商都采用相同的光刻工具，但使用工具的方法则根据制造商的专业技术及相关要求而有所差异。在德州仪器 (TI)，我们在光刻技术方面长期开展创新工作。我们的专业技能帮助我们开发了领先的工艺，为客户实现了性能、成本和功耗的最佳平衡。随着晶体管的临界尺寸越来越小，在芯片光阻材料 (photoresist) 暴露的区域上聚光也越来越难。目前的氩氟 (ArFl) 光刻工具可提供 193 nm 的波长，我们用它来

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：56kb
    • 提供者：weixin_38747566

  1. 半导体制造-光刻-微影(Photo-Lithography)

  2. 1、正负光阻 微影光蚀刻术起源于照相制版的技术。自1970年起，才大量使用于半导体制程之图形转写复制。原理即利用对紫外线敏感之聚合物，或所谓光阻（photo-resist）之受曝照与否，来定义该光阻在显影液（developer）中是否被蚀除，而最终留下与遮掩罩幕，即光罩（mask）相同或明暗互补之图形；相同者称之「正光阻」(positive resist)，明暗互补者称之「负光阻」(negative resist)，如图2-6所示。一般而言，正光阻，如AZ-1350、AZ-5214、FD-640

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：92kb
    • 提供者：weixin_38744207

  1. 半导体制造-光刻

  2. (二)微影(Photo-Lithography)1、正负光阻 微影光蚀刻术起源于照相制版的技术。自1970年起，才大量使用于半导体制程之图形转写复制。原理即利用对紫外线敏感之聚合物，或所谓光阻（photo-resist）之受曝照与否，来定义该光阻在显影液（developer）中是否被蚀除，而最终留下与遮掩罩幕，即光罩（mask）相同或明暗互补之图形；相同者称之「正光阻」(positive resist)，明暗互补者称之「负光阻」(negative resist)，如图2-6所示。

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：91kb
    • 提供者：weixin_38640984

  1. 纳米器件的一种新制造工艺——纳米压印术

  2. 梁迎新，王太宏（中国科学院物理研究所，北京100080）１引言自２０世纪６０年代以来，集成电路一直按照摩尔定律不断更新换代，即单个芯片中集成的晶体管数目每１８个月翻一番。随着电路中器件尺寸的不断变小，光学光刻技术将接近其物理极限。现今流行的光刻工艺中所用的紫外光波长为２５０ ｎｍ左右，要想制造比这一尺度的一半小得多的图形结构，衍射效应将使图形的各部分特征混在一起而模糊不清。在研究人员对光学光刻技术作了一系列艰难的改进后，线宽仅有７０ ｎｍ的复杂微电子结构也已制造出来。但是这种制造方法的费用非常昂

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：145kb
    • 提供者：weixin_38587005

  1. 湿蚀刻YES

  2. 湿蚀刻是光刻之后的微细加工过程，该过程中使用化学物质去除晶圆层。晶圆，也称为基板，通常是平面表面，其中添加了薄薄的材料层，以用作电子和微流体设备的基础；最常见的晶圆是由硅或玻璃制成的。湿法刻蚀是半导体制造，微机械和微流控设备中的重要过程，需要微尺度的特征来优化性能或创建层流态，这在宏观上几乎是不可能获得的。由于能够通过改变蚀刻剂浓度和蚀刻时间来轻松控制z轴蚀刻，因此常用于分层应用。缺点包括许多化学废物，其中许多是高酸性和多步过程。

  3. 所属分类：制造

    • 发布日期：2021-01-08
    • 文件大小：231kb
    • 提供者：jfkj2021

  1. 局部表面等离激元增强的高性能AlGaN金属-半导体-金属太阳盲紫外光电探测器

  2. 基于AlGaN的太阳盲紫外光电探测器在导弹羽流检测，生化传感，太阳天文学等领域具有诱人的潜在应用。在这项工作中，基于AlGaN的金属半导体金属（MSM）表现出了显着的深紫外探测增强）通过引入来自Al纳米颗粒的局部表面等离子体激元与高Al含量的AlGaN外延层的耦合来实现太阳盲紫外光电探测器。 通过纳米球光刻技术制备的尺寸可控的铝纳米颗粒阵列不仅可以减少探测器的暗电流，而且可以大大提高响应度。 带有Al纳米颗粒的AlGaN基MSM太阳盲紫外光电探测器的峰值响应在20 V偏压下在269 nm处可以达

  3. 所属分类：其它

  1. 大数值孔径产业化极紫外投影光刻物镜设计

  2. 极紫外光刻技术（EUVL）是半导体制造实现22 nm及以下节点的下一代光刻技术，高分辨投影物镜的设计是实现高分辨光刻的关键技术。为设计满足22 nm产业化光刻机需求的极紫外光刻投影物镜，采用6枚高次非球面反射镜，像方数值孔径达到0.3，像方视场宽度达到1.5 mm。整个曝光视场内的平均波像差均方根值（RMS）为0.0228λ，不采用任何分辨率增强技术的情况下，75 nm光学成像的焦深内，25 nm分辨力的光学调制传递函数（MTF）大于45%。在部分相干因子为0.5～0.8的照明条件下，畸变小于1

  3. 所属分类：其它

  1. 22 nm极紫外光刻物镜热和结构变形及其对成像性能影响

  2. 极紫外光刻技术（EUVL）是半导体制造实现22 nm及其以下节点的下一代光刻技术。在曝光过程中，EUVL物镜的每一面反射镜吸收35%～40%的入射极紫外（EUV）能量，使反射镜发生热和结构变形，影响投影物镜系统的成像性能。基于数值孔径为0.3，满足22 nm技术节点的产业化EUV投影物镜，采用有限元分析(FEA)的方法研究反射镜变形分布，再将变形导入光学设计软件CODE V中，研究反射镜变形其对成像特性的影响。研究结果表明：当达到硅片的EUV能量为321 mW，产量为每小时100片时，反射镜最高

  3. 所属分类：其它

  1. 半导体清洗方法：湿法清洗，RCA清洗法，稀释化学法，IMEC清洗法，单晶片清洗，干法清洗分析（1月25）.doc

  2. 半导体IC制程主要以20世纪50年代以后发明的四项基础工艺（离子注入、扩散、外延生长及光刻）为基础逐渐发展起来，由于集成电路内各元件及连线相当微细，因此制造过程中，如果遭到尘粒、金属的污染，很容易造成晶片内电路功能的损坏，形成短路或断路等，导致集成电路的失效以及影响几何特征的形成。

  3. 所属分类：制造

    • 发布日期：2021-01-25
    • 文件大小：31kb
    • 提供者：jfkj2021

  1. 半导体电镀工艺解析

  2. 金镀层具有接触电阻低、导电性能好、可焊性好、耐腐蚀性强，因而电镀金在集成电路制造中有着广泛的应用，例如：在驱动IC封装中普遍使用电镀金凸块；在CMOS/MEMS中应用电镀金来制作开关触点和各种结构等；在雷达上金镀层作为气桥被应用；电镀还被用于UBM阻挡层的保护层，以及用于各种引线键合的键合面等等。     1  电镀金工艺1.1 电镀金工艺流程集成电路中的金电镀工艺流程：     ①在硅片上溅射钛、钛钨等金属作为黏附层，再溅射很薄的一层金作为电镀的导电层；②涂布光刻胶，光刻显影出电镀所需的图

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：92kb
    • 提供者：weixin_38512781

  1. 一文读懂半导体业的印钞机——EUV光刻机

  2. 1965年，戈登·摩尔提出摩尔定律。当价格不变时，集成电路上可容纳的元器件的数目，约每隔18-24个月便会增加一倍，性能也将提升一倍。 　　这个不断触碰半导体工艺极限的定律，也经常伴随着“死亡”和“新生”两方面的话题。其中就有人认为一种名为极紫外光刻（EUV 光刻）的技术能够拯救摩尔定律。 　　而让小编惊掉下巴的则是它的价格——高达一亿美金。凭什么这么贵呢？ 　　要想弄懂EUV光刻机是什么意思，就得先说光刻机。 　　素有半导体制造业皇冠上的明珠之称的光刻机，是芯片制造的设备之一，按照用途

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：160kb
    • 提供者：weixin_38641339
« 12 »