注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 数字开关电源的设计与实现.pdf

  2. 数字开关电源的设计与实现pdf,数字开关电源的设计与实现广东工业大学硕士学位论文 Abstract Power is an important component of electronic equipment, electronic equipment directly affects the quality of the work, so more and more attention. with the power electronics industry, electronic equi

  3. 所属分类：其它

  1. 单片机与DSP中的射频识别阅读器中信道选择滤波器的设计

  2. 射频识别( RFID)技术在当今无线通信领域应用十分广泛。相对于LF( 120~ 135 kH z)波段和HF( 13. 56MH z) 波段， UHF波段的RFID技术能够在m 级距离上提供数百kb it/s的数据通信， 因而备受关注。目前成功商业应用的UHF 射频识别系统阅读器往往采用分立元件构造， 共同的缺点是体积大、功耗大。随着CMOS工艺技术的发展进步， 如果能够提供基于CMOS工艺的单片阅读器将极大的降低成本， 应用前景也将更为广阔; 而且单片集成的阅读器方案也符合当前多应用便携式终

  3. 所属分类：其它

    • 发布日期：2020-11-03
    • 文件大小：588kb
    • 提供者：weixin_38697979

  1. 单片机与DSP中的一种低功耗64 倍降采样多级数字抽取滤波器设计

  2. 摘　要：经典多级结构的数字抽取滤波器占用系统大量的功耗与面积资源，文章设计的改进型64倍降采样数字抽取滤波器采用由级联积分梳状滤波器、补偿FIR 滤波器和半带滤波器组成，在保持∑- Δ ADC 转换精度的约束下，实现了最大程度降低系统功耗与面积的设计目标。在多级级联积分梳状（CIC）滤波器的设计中，充分运用置换原则以优化各级级数并采用非递归结构实现方式，同时将多相结构运用到补偿滤波器与半带滤波器中，获得电路功耗与面积的明显降低。将∑- Δ调制器输出信号作为测试激励，通过Matlab 系统仿真、F

  3. 所属分类：其它

    • 发布日期：2020-11-03
    • 文件大小：572kb
    • 提供者：weixin_38713586

  1. 单片机与DSP中的FIR滤波器中的再定相流水线乘法器

  2. 有时，个别系数要比其他所有系数的流水线延迟都多。我们可以用f［n］z-d来模拟这种延迟。如果我们现在加上一个正延迟： 　　两个延迟就可以相互抵消了。将此转换成硬件形式就意味着对于直接形式的FIR滤波器，我们必须使用寄存器前面第歹个位置的输出。 　　这一原则如图（a）所示。图（b）给出了具有两个延迟的再定相流水线乘法器的一个示例。 　　图 再定相FIR滤波器　　欢迎转载，信息来源维库电子市场网（www.dzsc.com）  来源:ks99

  3. 所属分类：其它

    • 发布日期：2020-11-13
    • 文件大小：65kb
    • 提供者：weixin_38509656

  1. 单片机与DSP中的均匀DFT滤波器组

  2. 在最大抽取或精密采样滤波器组中，抽取或插入数R与频带的数量Κ相等。如果第r个频带滤波器hr［n］是由单个原型滤波器h［n］依据下面的公式计算得来的，那么我们就称之为DFT滤波器组。 　　如果我们采用滤波器hr［n］和输入信号x［n］的多相分解，就能够得到R个信道的滤波器组的一个有效实现。因为每个带通滤波器都是精密采样的，采用R个多相信号分解的公式如下： 　　现在将（5．42）式代入（5．41）式，就会发现，所有带通滤波器hr［n］共用同一个相位滤波器hk［n］，而每个滤波器的“旋转因

  3. 所属分类：其它

    • 发布日期：2020-11-13
    • 文件大小：98kb
    • 提供者：weixin_38750761

  1. 单片机与DSP中的数字滤波器组

  2. 数字滤波器组是一组具有公共输入或输出的滤波器，如图所示。图（a）中的分析滤波器组经常用于频谱分析，也就是将输入信号分成R个不同的次能带信号。图（b）中将多个信号合成到公共的输出信号中，就称作合成滤波器组。分析滤波器可以是不相重叠的、稍有重叠或者是完全重叠的。图给出了一个最为常见的稍有重叠滤波器组的示例。 　　图 典型滤波器细的分解系统展示 　　区别不同滤波器组的另一个重要特征就是带宽和各个滤波器中心频率之间的间隔。非均匀滤波器组的一个例子就是倍频间隔或小波滤波器组，在均匀滤波器组中，所有

  3. 所属分类：其它

    • 发布日期：2020-11-13
    • 文件大小：70kb
    • 提供者：weixin_38554186

  1. 单片机与DSP中的快行FIR滤波器

  2. 将输入信号x（z）和滤波器F(Z)分解成偶数和奇数的多相组成部分，也就是： 　　进行比较。就可以注意到z(-1)的因子是相同的。但是对于Yo(Z)而言，我们必须计算一个额外的加法来获得正确的相位关系。Winograd已经编译了一个短卷积算法列表，可以用3次乘法和下面的6次加法计算线性2×2卷积： 　　现在在短卷积算法的帮助下，我们可以按如下方式定义快行滤波器： 　　图给出了图形化解释。 　　图 R＝2的快行FIR滤波器 　　如果将直接滤波器的实现与快行FIR滤波器加以

  3. 所属分类：其它

    • 发布日期：2020-11-13
    • 文件大小：136kb
    • 提供者：weixin_38655987

  1. 单片机与DSP中的基于DSP Builder的脑电信号小波处理

  2. 1 引言 　　脑电信号EEG(Electroencephalograph)是人体一种基本生理信号，具有重要的临床诊断和医疗价值。南于脑电信号自身具有非平稳性随机的特点，因此，对其实时滤波具有相当难度。自从Berger 1929年发现脑电信号以来，人们采用多种数字信号处理技术处理分析脑电信号，由于传统的滤波去噪方法所用滤波器一般具有低通特性，因此采用经典滤波法对非平稳信号去噪，降低噪声，展宽波形，平滑信号中突变尖峰的成分，但可能损失这些突变点携带的重要信息，而傅里叶频谱分析仅是一种纯频率分析方法

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：308kb
    • 提供者：weixin_38678300

  1. 单片机与DSP中的基于GSM 接收机的集成多相滤波器设计

  2. 摘要：本文介绍了用于GSM接收机的低中频多相滤波器的设计，采用有源RC电路架构且单片全集成。设计采用TSMC 0.18um CMOS工艺，通过spectre仿真，滤波器的中心频率为110kHz，带宽200kHz，增益30dB，镜像抑制比38dB。 　　1、引言 　　随着集成电路和便携式无线传输系统的快速发展，人们正努力把各种射频（RF）与中 频（IF）功能电路都集成在同一芯片上，因而可同时降低芯片功耗和成本。 无线通信接收机的主要结构有超外差、零中频、低中频三种，其中超外差式接收机所需 的高

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：286kb
    • 提供者：weixin_38601446

  1. 单片机与DSP中的Lattice用中档FPGA实现多相滤波器

  2. 引言 　　在现代电子系统中，到处都可以看到数字信号处理（ DSP ）的应用，从MP3播放器、数码相机到手机。DSP设计人员的工具箱的支柱之一是有限脉冲响应（ FIR ）滤波器。FIR滤波器越长（有大量的抽头），滤波器的响应越好。然而这里有折衷的情况，由于大量的抽头增加了对逻辑的需求、增加了计算的复杂性，增加了功耗，以及可能引起饱和/溢出。 　　多相技术可以用于实现滤波器，拥有与传统FIR滤波器可比的结果，而且使用了较少的逻辑、需要较少的计算资源、更低的功耗，并减少了可能的饱和/溢出。可用如今

  3. 所属分类：其它

    • 发布日期：2020-11-07
    • 文件大小：354kb
    • 提供者：weixin_38506713

  1. 单片机与DSP中的可以连续改变截止频率的电压控制通用滤波器

  2. 电路的功能 　　通用滤波器是以简化波滤器设计为目的，使基本电路集成化，把低通（LPF）、高频（HPF）、带通（BPF）、带阻滤波器连接起来，便宜可自由选择传输频率特性。截止频率FO的控制方式，对于市场上出售的产品，有电阻调谐数字设定以及从外部用模拟电压进行控制等。很容易制作高性能的滤波器。 　　把多个基本单元连接起来，制成截止频率好的滤波器时，可把各个控制电压端子并联引出，用电阻规定各级相应的Q值。 　　电路工作原理 　　滤波器的基本电路块是OP放大器A1~4，它们都连成反相放大

  3. 所属分类：其它

    • 发布日期：2020-11-07
    • 文件大小：114kb
    • 提供者：weixin_38658564

  1. 单片机与DSP中的滤波器频率的增益

  2. 要求 确定几何中心频率为1000 Hz，3dB带宽为100Hz，通带中心增益为+30dB的3阶巴特沃兹带通滤波器的极点位置和每节增益。 　　解 ①n=3的归一化巴特沃兹低通滤波器的极点位置可以从表11.1查得为-0.5±j0.866和-1。 　　②滤波器中心频率fr处+30dB的增益可以被平均地分配到3个滤波器节中。所以，每个滤波器节10dB，A0=3.162。 　　图1 例5.11的方框图实现 　　由于计算过程中涉及相近数据的相减运算，在进行带通极点变换的计算时，在小数点后

  3. 所属分类：其它

    • 发布日期：2020-11-15
    • 文件大小：104kb
    • 提供者：weixin_38676216

  1. 单片机与DSP中的滤波器指数递减的阻抗变换

  2. 利用在讨论的巴特勒特中分定理，可以对（关于中心线）完全对称的初始原理图（包括元件值）进行阻抗不相等的设计。但是，事实并非永远如此。除此之外，在第II章中有不相等阻抗的全极点滤波器表格仅包含了终端阻抗比为有限的情况。 　　图中所显示的方法，虽然在理论上不是很精确，但是可以用来在梯形网络中逐渐地调整元件值，以实现从信号源到负载的匹配。梯形网络的支路数越多，逐渐变化越缓和，对原始传递函数的影响也就越小。经验指出：在支路数大于6（不包括信号源和负载支路）时，该方法可以很好地工作。注意，负载阻抗可以比信

  3. 所属分类：其它

    • 发布日期：2020-11-15
    • 文件大小：63kb
    • 提供者：weixin_38518958

  1. 单片机与DSP中的DFT滤波器组设计并分析

  2. 要求 设计并分析一个JVf＝2的DFT滤波器组，所用原型滤波器为Ho（z）=2+3z-1+3z-2+2z-3。 　　该DFT滤波器组在图1中给出，可以看到其中包含一对多相滤波器和一个2点DFT。该DFT滤波器组沿顶部路径测得的冲激响应为{2,3,3,2}，对应为ho[k]。沿底部路径测得的冲激响应为{2,3,3,2}，对应为h1[k]。 　　图1   M=2时DFT滤波器组的频率及冲激响应 　　欢迎转载，信息来自维库电子市场网（www.dzsc.com）   来源:ks99

  3. 所属分类：其它

    • 发布日期：2020-11-15
    • 文件大小：68kb
    • 提供者：weixin_38617196

  1. 单片机与DSP中的DFT滤波器组的复杂度

  2. DFT滤波器组的复杂度可以根据原型滤波器和DFT的复杂度来分析。原型FIR滤波器Ho（z）是一个阶数为No=NM的滤波器，由图1（a）可以看到其中共包含M个多相∏R滤波器，各多相滤波器均为N阶。因此，DFT滤波器组解决方案中多相滤波器部分每个滤波周期需要的乘法运算次数为No=MN，这些运算分布在M个滤波器中。通过加人M倍抽取电路，如图1（b）所示，实时复杂度可进一步缩减M倍。实践中M点DFT的乘法复杂度可以设计得更低，如果使用FFT来完成调制，则复杂度一般在Mlog（M）量级。可见DFT滤波器组

  3. 所属分类：其它

    • 发布日期：2020-11-15
    • 文件大小：67kb
    • 提供者：weixin_38688403

  1. 单片机与DSP中的多相滤波器

  2. 要求 给定FIR滤波器传函H（z）=2+3z-1+3z-2+2z-3。对M=2的情况，分析图1所示的两个滤波器的复杂度和性能。 　　解 由M=2有H（z）=P。（z2）+z-1P1（z2）=［2+3z-2］+z-1［3+2z-2］。图1b所示的两种可选滤波器的多相实现形式的细节如图1所示。两个设计都使用了两个交织的二阶多相FIR来实现4阶FIR。滤波器A输入端数据的到达速度是滤波器B的一半。因而与滤波器B相比，滤波器A对算法的需求（MAC/s）较低。 　　滤波过程的逐样分析如图1 所示，并列

  3. 所属分类：其它

    • 发布日期：2020-11-15
    • 文件大小：153kb
    • 提供者：weixin_38512781

  1. 单片机与DSP中的等效的抽取多相分解

  2. 要求 采样速率为天的时间序列X[K]=aKu[K]，｜a｜<1，代表了一个指数衰减信号。对M=4的情况，用式（1）解释X[K]和Po（z）。 　　即如所求。 　　这里存在一个逻辑问题，即抽取器在信号处理流程中处于什么位置更优。图1 所示的两个系统被认为在功能上是等效的，这个关系有时被称为noble恒等关系。顶部路径由抽取器和一个以抽取后的速度fd＝fs/M运行的滤波器构成。底部路径由以速度点运行的滤波器以及其后的抽取器构成。两个滤波器具有相同数量的系数，因而算法复杂度相同。两个电路

  3. 所属分类：其它

    • 发布日期：2020-11-15
    • 文件大小：92kb
    • 提供者：weixin_38629939

  1. 单片机与DSP中的滤波器多相建模过程

  2. 对插值和抽取的研究可以通过使用多速率多相建模技术统一起来。多相建模过程从排列时间序列x[k]开始，可将x[k]分为M个不同的数据组，见式1 。这个过程被称为块分解。 　　可认为第i个数据块与原始时间序列x[k]从样本序号K=i开始的M倍抽取等效。块分解数组的z变换可表示为 　　欢迎转载，信息来自维库电子市场网（www.dzsc.com）   来源:ks99

  3. 所属分类：其它

    • 发布日期：2020-11-15
    • 文件大小：52kb
    • 提供者：weixin_38538585

  1. 单片机与DSP中的基于DSP的多通道同步DAS及其应用

  2. 摘  要：鉴于DSP在结构和技术性能上的特点，本文提出了一种基于DSP的多通道同步数据采集系统的设计方法。该系统采用锁相环（PLL）实时频率跟踪实现数据的同步采样，采用专门的A/D芯片实现多通道的同步，采用专门的开关电容滤波器提高采样系统的性能。通过初步的试验，验证了系统的性能，为进一步的研究奠定了基础。 　　关键词：DSP,多通道,锁相环 0前言 　　近年来，集成电路技术和制造工艺的突飞猛进，高速数字信号处理(DSP)技术的发展及其制造成本的降低，使数字信号处理技术在电力系统的各个研究领

  3. 所属分类：其它

    • 发布日期：2020-12-06
    • 文件大小：104kb
    • 提供者：weixin_38590685