随着VLSI技术的进步，已经有可能通过增加额外的硬件资源来增强通用和专用处理器的性能。为提高传统Von Neumann机的吞吐量，可以增加额外的硬件资源以充分利用指令级并行性的优势。目前已经形成的用于支持指令级并行的技术包括超级流水线、超标量结构、数据流处理器以及超长指令字结构。由于软件开发成本螺旋式上升，大量的努力集中在针对高级编程语言的基于编译器的自动优化领域。 　　超级流水线技术已被用于一些处理器以提高吞吐能力，例如Intel Pentium Pro。超级流水线是通过增加流水级来获得的，

要求 DSP的核心操作是一组乘-累加，可以描述为如下形式的内积： 　　任何能实现式（16.5）的设计就能实现。高级语言可以按流水线方式来描述这样的操作。明确地说，软件流水线是指这样一个过程，通过这个过程，多个数据流被嵌人以充分利用有效硬件资源。与经典的Von Neumann相比，考察结构如图1所示的TI TMS320C6000类处理器中运行5项内积的情况。6000系列包括DiVinci多媒体处理器（例如320DM64）、定点DSP pP（例如320C64）以及浮点DSP pP（例如320C

过去MathWork公司的Matlab这类解释语言曾被用来作为快速建立原型的工具来完成高级仿真，并用于算法开发。这类工具提供的环境可用于对候选方案进行综合、分析以及可视化。许多这样的软件系统都支持定点分析，并可能与具有数据流或框图形式的用户界面集成在一起（例如，Simulink）。有的情况下，原型代码可以被自动转换为C代码，而且所得代码可以是针对某种特定DSP处理器的（例如，Simulink和Real Time Work shop）。利用仿真可以对解决方案进行测试，同时可以在单步时钟模式下逐步分

摘要：提出了一种采用现场可编码门阵列器件（FPGA）并利用窗函数法实现线性FIR数字滤波器的设计方案，并以一个十六阶低通FIR数字滤波器电路的实现为例说明了利用Xilinx公司的Virtex-E系列芯片的设计过程。对于在FPGA中实现FIR滤波器的关键——乘加运算，给出了将乘加运算转化为查找表的分布式算法。设计的电路通过软件进行了验证并进行了硬件仿真，结果表明：电路工作正确可靠，能满足设计要求。 关键词：FIR滤波器 FPGA 窗函数 分布式算法 流水线随着数字技术日益广泛的应用，以现场可