在任何高速数字电路设计中，处理噪音和电磁干扰（ＥＭＩ）都是必然的挑战。处理音视讯和通讯讯号的数字讯号处理（ＤＳＰ）系统特别容易遭受这些干扰，设计时应该及早厘清潜在的噪音和干扰源，并及早采取措施将这些干扰降到最小。良好的规划将减少除错阶段中的大量时间和工作反复，可节省整体设计时间和成本。 　　如今，最快的ＤＳＰ的内部频率速率高达数ＧＨｚ，而发射和接收讯号的频率高达数百ＭＨｚ。这些高速开关讯号将会产生大量的噪音和干扰，将影响系统性能并产生电平很高的ＥＭＩ。而ＤＳＰ系统也变得更加复杂，如具有音视讯接