载波跟踪技术是各种卫星导航定位系统中卫星定位接收机基带处理部分的关键技术之一。随着FPGA器件规模的扩大、处理速度的提高、成本的降低目前以硬件描述语言（Verilog 或 VHDL）所完成的电路设计，可以经过简单的综合与布局，快速的烧录至 FPGA 上进行测试，是现代 IC 设计验证的技术主流。这些可编辑元件可以被用来实现一些基本的逻辑门电路（比如AND、OR、XOR、NOT）或者更复杂一些的组合功能比如解码器或数学方程式。在大多数的FPGA里面，这些可编辑的元件里也包含记忆元件例如触发器（Fl

介绍了卫星定位接收机载波跟踪部分的设计和实现。在对比分析了载波频率跟踪（FLL）和载波相位跟踪（PLL）各自优点的基础上，提出一种易于通过FPGA实现的二阶FLL和三阶PLL相结合的载波跟踪方法。硬件实现采用Altera Cyclone II FPGA中的EP2C70。对该模块的Verilog硬件描述语言编程方法也进行了详细说明。实验测试结果表明该设计可以很好地满足动态性能和跟踪精度的要求。