注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 卷积码编码器一般原理方框图

  2. 卷积码编码器一般原理方框图卷积码编码器一般原理方框图

  3. 所属分类：专业指导

    • 发布日期：2009-12-27
    • 文件大小：323584
    • 提供者：qianwenchuan

  1. （2，1，7）卷积码

  2. 其中包括卷积码的编码器与译码器的设计方案，对学习卷积友有帮助。

  3. 所属分类：专业指导

    • 发布日期：2009-12-30
    • 文件大小：329728
    • 提供者：cgh4152161

  1. 通信原理课程设计（卷积码编码器）

  2. 卷积码编码器是是本人用EDA编写的，肯定是独一无二的，希望大家来下载

  3. 所属分类：专业指导

    • 发布日期：2010-09-23
    • 文件大小：99328
    • 提供者：chengducyb

  1. 卷积码编译码器的VHDL 设计

  2. 由于卷积码具有较好的纠错性能，因而在通信系统中被广泛使用。采用硬件描述语言 VerilogHDL 或VHDL 和FPGA（Field Programmable Gate Array——现场可编程门阵列）进 行数字通信系统设计，可在集成度、可靠性和灵活性等方面达到比较满意的效果[1,2]。 文献[3] 以生成矩阵G=[101，111]的(2，1，3)卷积码为例，介绍了卷积码编码器的原理 和VerilogHDL 语言的描述方式；文献[4] 采用VerilogHDL 语言，对(2，1，7)卷积码的V

  3. 所属分类：IT管理

    • 发布日期：2011-06-09
    • 文件大小：226304
    • 提供者：xiaohangjiayou

  1. IS_95前向链路可变比特率卷积码编码器的VHDL实现

  2. IS_95前向链路可变比特率卷积码编码器的VHDL实现

  3. 所属分类：3G/移动开发

    • 发布日期：2012-03-12
    • 文件大小：400384
    • 提供者：wjh8199

  1. 基于VHDL的卷积码编码器的设计

  2. 基于VHDL的卷积码编码器的设计 含源码

  3. 所属分类：其它

    • 发布日期：2012-06-20
    • 文件大小：430080
    • 提供者：soy_hwx

  1. 卷积码编码

  2. 卷积码编码卷积码是一种性能优越的信道编码。它的编码器和译码器都比较容易实现，同时它具有较强的纠错能力。随着纠错编码理论研究的不断深入，卷积码的实际应用越来越广泛

  3. 所属分类：数据库

    • 发布日期：2014-03-22
    • 文件大小：22528
    • 提供者：u014289150

  1. 卷积码编码译码

  2. 关于卷积码的编码和译码程序，采用matlab编写，译码器采用viterbi算法，亲自测试后可以使用

  3. 所属分类：其它

    • 发布日期：2015-05-08
    • 文件大小：3072
    • 提供者：qq_28025195

  1. 卷积码编码与译码

  2. 卷积码和分组码的根本区别在于，它不是把信息序列分组后再进行单独编码，而是由连续输入的信息序列得到连续输出的已 编码序列。即进行分组编码时，其本组中的n-k个校验元仅与本组的k个信息元有关，而与其它各组信息无关；但在卷积码中，其编码器将k个信息码元编为n个码元时， 这n个码元不仅与当前段的k个信息有关，而且与前面的（m－1）段信息有关（m为编码的约束长度）。

  3. 所属分类：其它

    • 发布日期：2016-01-15
    • 文件大小：3072
    • 提供者：qq_33570399

  1. 基于FPGA的移动通信中卷积码编码器设计

  2. 卷积码是一种性能优良的差错控制编码。介绍了卷积码编码原理，基于FPGA利用VHDL硬件描述语言实现了一个(2，1，9)卷积码编码器。给出了仿真结果，并在FPGA器件上验证实现。仿真及测试结果表明，达到了预期的设计要求，并用于实际项目中。

  3. 所属分类：其它

    • 发布日期：2020-08-07
    • 文件大小：305152
    • 提供者：weixin_38743391

  1. 利用c语言实现卷积码编码器示例

  2. 主要介绍了利用c语言实现卷积码编码器示例,需要的朋友可以参考下

  3. 所属分类：其它

    • 发布日期：2020-09-04
    • 文件大小：25600
    • 提供者：weixin_38551070

  1. 通信与网络中的基于FPGA的卷积码译码器的方案

  2. 卷积码是深度空间通信系统和无线通信系统中常用的一种差错控制编码。它克服了分组码由于以码块为单位编译码而使分组间的相关信息丢失的缺点。（2，1，8）卷积码在2G、3G通信系统中得到了广泛的运用。CDMA/IS-95系统的前向信道[3]、CDMA20001x的前反向链路都使用了生成多项式为（561，753）码率为1/2的（2，1，8）卷积码。针对目前卷积码译码器占用资源较多，最高工作频率较低的缺点，本文设计了一种新的基于FPGA的（2，1，8）卷积码译码器。该译码器工作频率高，输出时延小，占用资源少

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：123904
    • 提供者：weixin_38624519

  1. 基础电子中的卷积码编码和维特比译码性能的对比分析

  2. 摘要：本文对比了在加性高斯白噪声（AWGN）信道下经BPSK调制后的数据不编码与添加卷积编码后接收到的信道输出的误码性能，并通过对比对卷积码性能进行分析。采用MATLAB自编函数对卷积码以及维特比译码进行仿真，且对其性能进行分析。由于卷积码有性能floor,编码增益随信噪比降低而体现不明显。 　　1.引言 　　卷积码的编码器是由一个有k位输入、n位输出，且具有m位移位寄存器构成的有限状态的有记忆系统，通常称它为时序网络。编码器的整体约束长度为v,是所有k个移位寄存器的长度之和。具有这样的编码

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：173056
    • 提供者：weixin_38654315

  1. EDA/PLD中的一种高效咬尾卷积码译码器的设计与仿真

  2. 摘要：介绍了咬尾卷积码的最优和次最优译码算法的实现细节。给出了采用新的蝶形图计算方法和环形内存来节省硬件资源的实现方法，最后给出了次最优算法在FPGA上的实现结果。 　　0 引言 　　自1955年Elias发明卷积码以来，卷积码作为一种高效的信道编码已被用在许多现代通信系统中。卷积码分为零比特卷积码(Zero Tail CC，简称ZTCC)和咬尾卷积码(Tail Biting CC，简称TBCC)两种。ZTCC是指在编码的时候，码字后面要另外加上K(K为约束长度)个0将编码寄存器的最后状态打

  3. 所属分类：其它

    • 发布日期：2020-11-05
    • 文件大小：257024
    • 提供者：weixin_38619967

  1. 利用c语言实现卷积码编码器示例

  2. 实现(2, 1, 7)卷积码编码信息序列1001 1010 1111 1100生成序列g1 = 1011011;g2 = 1111001初始状态全0.以上参数可自行在main中修改。 代码如下:/***This is an simple example program of convolutional encoder.   *The information sequence, the register initial states and the generation sequence   *

  3. 所属分类：其它

    • 发布日期：2020-12-31
    • 文件大小：31744
    • 提供者：weixin_38598703

  1. 基于等差数列的LDPC码编码器设计

  2. 本文提出一种基于等差数列构造LDPC码的新码类,称为D-LDPC码.文中给出了D-LDPC码的D矢量和D矩阵的定义,提供一个不含4线循环的确定结构的稀疏奇偶校验矩阵H的通用结构,提出一种递归形式的D-LD-PC码编码器设计算法.D-LDPC码的编码计算复杂度为O(M),低于卷积码的O(N)复杂度;在中、低码长,任意码率时,性能可与卷积码比美,甚至超越卷积码;编码参数设计灵活,既能与现有标准兼容,又能满足未来发展的需求.

  3. 所属分类：其它

    • 发布日期：2021-02-23
    • 文件大小：399360
    • 提供者：weixin_38555616

  1. 黑素细胞巢的细分基线：用于黑细胞巢分割的自动编码器模型。 复制版本的“使用卷积自动编码器的黑色素细胞的半监督嵌套分割方法”-源码

  2. 黑素细胞巢的细分基线：用于黑细胞巢分割的自动编码器模型。 复制版本的“使用卷积自动编码器的黑色素细胞的半监督嵌套分割方法”

  3. 所属分类：其它

    • 发布日期：2021-02-23
    • 文件大小：17408
    • 提供者：weixin_42101237

  1. CN4Mat：用于MatlabOctave的深度神经网络工具箱。 可以通过提供的组件来补充一些深层网络，例如卷积网络，反卷积网络，自动编码器，卷积自动编码器，多层感知器。 自己尝试一下〜-源码

  2. CN4Mat：用于MatlabOctave的深度神经网络工具箱。 可以通过提供的组件来补充一些深层网络，例如卷积网络，反卷积网络，自动编码器，卷积自动编码器，多层感知器。 自己尝试一下〜

  3. 所属分类：其它

    • 发布日期：2021-02-02
    • 文件大小：14680064
    • 提供者：weixin_42131013

  1. 卷积码编码和维特比译码性能的对比分析

  2. 摘要：本文对比了在加性高斯白噪声（AWGN）信道下经BPSK调制后的数据不编码与添加卷积编码后接收到的信道输出的误码性能，并通过对比对卷积码性能进行分析。采用MATLAB自编函数对卷积码以及维特比译码进行仿真，且对其性能进行分析。由于卷积码有性能floor,编码增益随信噪比降低而体现不明显。 　　1.引言 　　卷积码的编码器是由一个有k位输入、n位输出，且具有m位移位寄存器构成的有限状态的有记忆系统，通常称它为时序网络。编码器的整体约束长度为v,是所有k个移位寄存器的长度之和。具有这样的编码

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：169984
    • 提供者：weixin_38518885

  1. 一种高效咬尾卷积码译码器的设计与仿真

  2. 摘要：介绍了咬尾卷积码的和次译码算法的实现细节。给出了采用新的蝶形图计算方法和环形内存来节省硬件资源的实现方法，给出了次算法在FPGA上的实现结果。 　　0 引言 　　自1955年Elias发明卷积码以来，卷积码作为一种高效的信道编码已被用在许多现代通信系统中。卷积码分为零比特卷积码(Zero Tail CC，简称ZTCC)和咬尾卷积码(Tail Biting CC，简称TBCC)两种。ZTCC是指在编码的时候，码字后面要另外加上K(K为约束长度)个0将编码寄存器的状态打出，而TBCC则是直

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：366592
    • 提供者：weixin_38611388
« 12 3 4 5 6 7 8 9 10 »