注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 三位数字电容表说明书

  2. 课 程 设 计 任 务 书 课程设计题目 三位数电容表 功能 技术指标 设计一个电路简洁、精度高及测量范围宽的电容表，将待测电容的电容值显示到数码管，可显示 三位数字 工作量 适中 工作计划 3月8日 查资料，分析原理 3月9日 画原理图，列元器件表 3月11日 购买元器件 3月12日 安装电路 3月14日 电路调试 3月19日 结题验收 3月20日 撰写说明书 3月25日 交说明书并准备答辩 3月26日 答辩 指导教师评语 指导教师： 2010年3月 23日 目录 第1章 绪论 1 1.1设

  3. 所属分类：C

    • 发布日期：2010-04-13
    • 文件大小：550kb
    • 提供者：shijincan

  1. 信号完整性基础知识（中兴）

  2. 第1章 高速数字系统设计的信号完整性分析导论 7 1.1. 基本概念 7 1.2. 理想的数字信号波形 7 理想的TTL数字信号波形 7 1.2.2. 理想的CMOS数字信号波形 7 1.2.3. 理想的ECL数字信号波形 8 1.3. 数字信号的畸变(或信号不完整) 8 1.3.1. 地线电阻的电压降的影响——地电平(0电平)直流引起的低电平提高 8 1.3.2. 信号线电阻的电压降的影响 8 1.3.3. 电源线电阻的电压降的影响 10 1.3.4. 转换噪声 11 串扰噪声 11 1.3

  3. 所属分类：专业指导

    • 发布日期：2010-09-26
    • 文件大小：269kb
    • 提供者：chiyunzm

  1. 中兴通讯硬件一部巨作－信号完整性

  2. 第1章 高速数字系统设计的信号完整性分析导论 7 1.1. 基本概念 7 1.2. 理想的数字信号波形 7 1.2.1. 理想的TTL数字信号波形 7 1.2.2. 理想的CMOS数字信号波形 7 1.2.3. 理想的ECL数字信号波形 8 1.3. 数字信号的畸变(或信号不完整) 8 1.3.1. 地线电阻的电压降的影响——地电平(0电平)直流引起的低电平提高 8 1.3.2. 信号线电阻的电压降的影响 8 1.3.3. 电源线电阻的电压降的影响 10 1.3.4. 转换噪声 11 1.3.

  3. 所属分类：硬件开发

    • 发布日期：2011-09-30
    • 文件大小：1mb
    • 提供者：weite_0303

  1. 基于 16 位 88 通道 DAS AD7606

  2. 的可扩展多通道同步采样数据采集系统(DAS)的布局考虑 电路功能与优势 在电力线路测量和保护系统中，需要对多相输配电网络的大量电流和电压通道进行同步采样。这些应用中， 通道数量从6 个到64个以上不等。AD76068通道数据采集系统(DAS)集成16 位双极性同步采样SAR ADC 和片内过压保护功能，可大大简化信号调理电路，并减少器件数量、电路板面积和测量保护板的成本。高 集成度使得每个 AD7606 只需 9 个低值陶瓷去耦电容就能工作。 在测量和保护系统中，为了保持多相电力线网络的电流和

  3. 所属分类：硬件开发

    • 发布日期：2014-05-26
    • 文件大小：303kb
    • 提供者：qdl5201106

  1. 布线规则.txt

  2. 3 1. 一般规则 1.1 PCB板上预划分数字、模拟、DAA信号布线区域。 1.2 数字、模拟元器件及相应走线尽量分开并放置於各自的布线区域内。 1.3 高速数字信号走线尽量短。 1.4 敏感模拟信号走线尽量短。 1.5 合理分配电源和地。 1.6 DGND、AGND、实地分开。 1.7 电源及临界信号走线使用宽线。 1.8 数字电路放置於并行总线/串行DTE接口附近，DAA电路放置於电话线接口附近。 2. 元器件放置 2.1 在系统电路原理图中： a) 划分数字、模拟、DAA电路及其相关电

  3. 所属分类：硬件开发

    • 发布日期：2019-05-23
    • 文件大小：14kb
    • 提供者：qq_33237941

  1. 华为EMC资料.PDF

  2. 华为的关于EMC设计的总结和推广，供一些硬件工程师做设计时参考。内部公开 斗为不PCB的EMC设计指的 EMCPCBOOO1 修订记录 日期 修订版本描述 作者 2000/09/01100 初稿完成 EMC特别工作小组 2000-09-0)1 版权所有,侵权必究 第2页,共94页 内部公开 斗为不PCB的EMC设计指的 EMCPCBOOO1 目录 前言 8 第一部分布局 10 1,层的设置 0 1.1合理的层数 10 1.1.1Vcc、GND的层数 .,,,,,,,,,10 1.1.2信号层数

  3. 所属分类：硬件开发

    • 发布日期：2019-07-28
    • 文件大小：2mb
    • 提供者：zmmcoco

  1. 去耦电容的接地原则

  2. 以前谈到电源去耦，我警告过糟糕的去耦会增加放大器的失真。一位读者问了一个有趣的问题，去耦电容的接地脚应该在哪里接地才能消除这个问题呢？

  3. 所属分类：其它

    • 发布日期：2020-07-16
    • 文件大小：96kb
    • 提供者：weixin_38720978

  1. PCB叠层设计需要注意这8件事

  2. 在设计PCB（印制电路板）时，需要考虑的一个最基本的问题就是实现电路要求的功能需要多少个布线层、接地平面和电源平面，而印制电路板的布线层、接地平面和电源平面的层数的确定与电路功能、信号完整性、EMI、EMC、制造成本等要求有关。对于大多数的设计，PCB的性能要求、目标成本、制造技术和系统的复杂程度等因素存在许多相互冲突的要求，PCB的叠层设计通常是在考虑各方面的因素后折中决定的。高速数字电路和射须电路通常采用多层板设计。下面列出了层叠设计要注意的8个原则：1.分层在多层PCB中，通常包含有信号层

  3. 所属分类：其它

    • 发布日期：2020-07-13
    • 文件大小：74kb
    • 提供者：weixin_38681286

  1. 接地原则

  2. 以前谈到电源去耦，我警告过糟糕的去耦会增加放大器的失真。一位读者问了一个有趣的问题，去耦电容的接地脚应该在哪里接地才能消除这个问题呢？

  3. 所属分类：其它

    • 发布日期：2020-07-30
    • 文件大小：49kb
    • 提供者：weixin_38715094

  1. 通信与网络中的浅谈WiFi收发器的电源和接地设计的原则

  2. 1 电源布线和电源旁路的基本原则 　　设计RF电路时，电源电路的设计和电路板布局常常被留到高频信号通路的设计完成之后。对于没有经过深思熟虑的设计，电路周围的电源电压很容易产生错误的输出和噪声，从而对RF电路的系统性能产生负面影响。合理分配PCB的板层、采用星形拓扑的VCC引线，并在VCC引脚加上适当的去耦电容，将有助于改善系统的性能，获得最佳指标。合理的PCB层分配便于简化后续的布线处理，对于一个四层PCB（WLAN中常用的电路板），在大多数应用中用电路板的顶层放置元器件和RF引线，第二层作为

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：477kb
    • 提供者：weixin_38723753

  1. 基础电子中的干扰噪声系统基本知识的探讨

  2. 想像一下，如果电路不工作，随处添加一个去耦电容（例如0.01 μF陶瓷圆盘电容），修好了！或者当电路传出噪声时，一块屏蔽体就能解决问题：用金属片把电路包起来，将屏蔽体"接地",噪声马上消失！ 　　遗憾的是，现实中没有这样的好事。添加0.01μF圆盘电容只会增加噪声；屏蔽体完全无效，甚至更糟，噪声会在电路远端重新出现。 　　此专题分两部分讨论，本文是第一部分，旨在帮助您了解并有效处理电子系统中的干扰噪声。这里我们将考虑拾取噪声的机制，因为解决任何噪声问题的第一步是确定噪声来源和耦合机制，然后才

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：323kb
    • 提供者：weixin_38677255

  1. 元器件应用中的本地去耦电容

  2. 实际的工程设计中，所有高速逻辑器件都要求安装本地去耦电容来满足器件开关时所需要的瞬时电流变化。安装本地去耦电容可以减少电源供给结构的感性阻抗，阻止器件工作电源电压的瞬间电压突变，以保证逻辑器件正常工作。 　　一般在尽可能靠近并联器件的电源和接地引脚处安装0.001μF的电容，其位置尽可能地靠近并联在器件的电源和接地引脚。根据上文的分析，往往采用一个值比较大的电容和一个值比较小的电容（比如0.1μF不口0.001μF的电容）并联，作为一个去耦旁路电容。但新的问题又来了，引线会带来电感。不过工程上

  3. 所属分类：其它

    • 发布日期：2020-11-15
    • 文件大小：43kb
    • 提供者：weixin_38627769

  1. 干扰噪声系统基本知识的探讨

  2. 想像一下，如果电路不工作，随处添加一个去耦电容（例如0.01 μF陶瓷圆盘电容），修好了！或者当电路传出噪声时，一块屏蔽体就能解决问题：用金属片把电路包起来，将屏蔽体"接地",噪声马上消失！ 　　遗憾的是，现实中没有这样的好事。添加0.01μF圆盘电容只会增加噪声；屏蔽体完全无效，甚至更糟，噪声会在电路远端重新出现。 　　此专题分两部分讨论，本文是部分，旨在帮助您了解并有效处理电子系统中的干扰噪声。这里我们将考虑拾取噪声的机制，因为解决任何噪声问题的步是确定噪声和耦合机制，然后才能实施有效解

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：355kb
    • 提供者：weixin_38558246

  1. 电路板的抗干扰设计该如何进行

  2. 抗干扰设计的基本任务是系统或装置既不因外界电磁干扰影响而误动作或丧失功能，也不向外界发送过大的噪声干扰，以免影响其他系统或装置正常工作。因此提高系统的抗干扰能力也是该系统设计的一个重要环节。 　　电路抗干扰设计原则汇总： 　　1、电源线的设计 　　（1） 选择合适的电源； 　　（2） 尽量加宽电源线； 　　（3） 保证电源线、底线走向和数据传输方向一致； 　　（4） 使用抗干扰元器件； 　　（5） 电源入口添加去耦电容（10——100uf）。 　　2、地线的设计 　　（1） 模

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：101kb
    • 提供者：weixin_38666230