点数信息
www.dssz.net
注册会员
|
设为首页
|
加入收藏夹
您好,欢迎光临本网站!
[请登录]
!
[注册会员]
!
首页
移动开发
云计算
大数据
数据库
游戏开发
人工智能
网络技术
区块链
操作系统
模糊查询
热门搜索:
源码
Android
整站
插件
识别
p2p
游戏
算法
更多...
在线客服QQ:632832888
当前位置:
资源下载
搜索资源 - 可程控延迟脉冲信号源的设计
下载资源分类
移动开发
开发技术
课程资源
网络技术
操作系统
安全技术
数据库
行业
服务器应用
存储
信息化
考试认证
云计算
大数据
跨平台
音视频
游戏开发
人工智能
区块链
在结果中搜索
所属系统
Windows
Linux
FreeBSD
Unix
Dos
PalmOS
WinCE
SymbianOS
MacOS
Android
开发平台
Visual C
Visual.Net
Borland C
CBuilder
Dephi
gcc
VBA
LISP
IDL
VHDL
Matlab
MathCAD
Flash
Xcode
Android STU
LabVIEW
开发语言
C/C++
Pascal
ASM
Java
PHP
Basic/ASP
Perl
Python
VBScript
JavaScript
SQL
FoxBase
SHELL
E语言
OC/Swift
文件类型
源码
程序
CHM
PDF
PPT
WORD
Excel
Access
HTML
Text
资源分类
搜索资源列表
基于CPLD的高速可程控数字延迟线系统的设计
Kicker电源是“九五”国家重大科学工程之一兰州重离子加速器冷却储存环(HIRFL-CSR)的注入引出系统中一个重要组成部分[1] ,电源系统共包括六个分电源,它们需从共同的信号源接收信号,由于要求它们接收到的信号为同步信号而又因为地理位置致使其接收的信号是不可能完全同步的,为使其接收到同步信号需要在各分电源前端各配置一高速脉冲数字延迟线。
所属分类:
其它
发布日期:2020-08-31
文件大小:124kb
提供者:
weixin_38509082
可程控延迟脉冲信号源的设计
随着各种高新前沿技术的迅猛发展,传统设计的固定延迟时间的快前沿脉冲源,已不能满足需要,常常需要在一定范围内可对延迟时间进行任意设置。
所属分类:
其它
发布日期:2020-10-25
文件大小:175kb
提供者:
weixin_38680664
EDA/PLD中的CPLD的高速可程控数字延迟线系统的设计
1.引言 Kicker电源是“九五”国家重大科学工程之一兰州重离子加速器冷却储存环(HIRFL-CSR)的注入引出系统中一个重要组成部分[1] ,电源系统共包括六个分电源,它们需从共同的信号源接收信号,由于要求它们接收到的信号为同步信号而又因为地理位置致使其接收的信号是不可能完全同步的,为使其接收到同步信号需要在各分电源前端各配置一高速脉冲数字延迟线,对输入信号进行调节使经过数字延迟线后所有信号达到同步的效果。数字延迟线要求其延迟时间可调,时间范围为:5ns~300ns。延迟线是用于将电
所属分类:
其它
发布日期:2020-12-02
文件大小:90kb
提供者:
weixin_38569515
EDA/PLD中的基于CPLD的高速可程控数字延迟线系统的设计
1. 引言 Kicker电源是“九五”国家重大科学工程之一兰州重离子加速器冷却储存环(HIRFL-CSR)的注入引出系统中一个重要组成部分[1] ,电源系统共包括六个分电源,它们需从共同的信号源接收信号,由于要求它们接收到的信号为同步信号而又因为地理位置致使其接收的信号是不可能完全同步的,为使其接收到同步信号需要在各分电源前端各配置一高速脉冲数字延迟线,对输入信号进行调节使经过数字延迟线后所有信号达到同步的效果。数字延迟线要求其延迟时间可调,时间范围为:5ns~300ns。延迟线是用于将
所属分类:
其它
发布日期:2020-12-07
文件大小:230kb
提供者:
weixin_38659527
EDA/PLD中的对于CPLD的高速可程控数字延迟线系统的设计
1. 引言 Kicker电源是“九五”国家重大科学工程之一兰州重离子加速器冷却储存环(HIRFL-CSR)的注入引出系统中一个重要组成部分[1] ,电源系统共包括六个分电源,它们需从共同的信号源接收信号,由于要求它们接收到的信号为同步信号而又因为地理位置致使其接收的信号是不可能完全同步的,为使其接收到同步信号需要在各分电源前端各配置一高速脉冲数字延迟线,对输入信号进行调节使经过数字延迟线后所有信号达到同步的效果。数字延迟线要求其延迟时间可调,时间范围为:5ns~300ns。延迟线是用于将
所属分类:
其它
发布日期:2020-12-06
文件大小:230kb
提供者:
weixin_38713306
高准确度可程控延迟快前沿外触发脉冲信号源的设计(图)
摘 要:针对传统设计的快前沿延迟脉冲信号源存在延迟时间调整范围小的主要缺陷,提出了一种基于特殊专用集成电路和计算机控制技术为核心的设计方法,实现了快前沿脉冲延迟时间可根据用户需要在0~250ns和0~999μs范围内任意设置的目标。 关键词:延迟;外触发;参考脉冲;延迟脉冲;单片机 设计原理 随着各种高新前沿技术的迅猛发展,传统设计的固定延迟时间的快前沿脉冲源,已不能满足需要,常常需要在一定范围内可对延迟时间进行任意设置。一般讲来常规的设计有两种方法。一是将多个具有不同延
所属分类:
其它
发布日期:2020-12-13
文件大小:69kb
提供者:
weixin_38654382
CPLD的高速可程控数字延迟线系统的设计
1.引言 Kicker电源是“九五”国家重大科学工程之一兰州重离子加速器冷却储存环(HIRFL-CSR)的注入引出系统中一个重要组成部分[1] ,电源系统共包括六个分电源,它们需从共同的信号源接收信号,由于要求它们接收到的信号为同步信号而又因为地理位置致使其接收的信号是不可能完全同步的,为使其接收到同步信号需要在各分电源前端各配置一高速脉冲数字延迟线,对输入信号进行调节使经过数字延迟线后所有信号达到同步的效果。数字延迟线要求其延迟时间可调,时间范围为:5ns~300ns。延迟线是用于将电
所属分类:
其它
发布日期:2021-01-19
文件大小:89kb
提供者:
weixin_38682026
对于CPLD的高速可程控数字延迟线系统的设计
1. 引言 Kicker电源是“九五”国家重大科学工程之一兰州重离子加速器冷却储存环(HIRFL-CSR)的注入引出系统中一个重要组成部分[1] ,电源系统共包括六个分电源,它们需从共同的信号源接收信号,由于要求它们接收到的信号为同步信号而又因为地理位置致使其接收的信号是不可能完全同步的,为使其接收到同步信号需要在各分电源前端各配置一高速脉冲数字延迟线,对输入信号进行调节使经过数字延迟线后所有信号达到同步的效果。数字延迟线要求其延迟时间可调,时间范围为:5ns~300ns。延迟线是用于将
所属分类:
其它
发布日期:2021-01-19
文件大小:118kb
提供者:
weixin_38629391
基于CPLD的高速可程控数字延迟线系统的设计
1. 引言 Kicker电源是“九五”国家重大科学工程之一兰州重离子加速器冷却储存环(HIRFL-CSR)的注入引出系统中一个重要组成部分[1] ,电源系统共包括六个分电源,它们需从共同的信号源接收信号,由于要求它们接收到的信号为同步信号而又因为地理位置致使其接收的信号是不可能完全同步的,为使其接收到同步信号需要在各分电源前端各配置一高速脉冲数字延迟线,对输入信号进行调节使经过数字延迟线后所有信号达到同步的效果。数字延迟线要求其延迟时间可调,时间范围为:5ns~300ns。延迟线是用于将
所属分类:
其它
发布日期:2021-01-19
文件大小:117kb
提供者:
weixin_38747126