注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 74系列芯片资料 74564 TTL 八位三态反相输出D触发器

  2. 4系列芯片功能大全 7400 TTL 2输入端四与非门 7401 TTL 集电极开路2输入端四与非门 7402 TTL 2输入端四或非门 7403 TTL 集电极开路2输入端四与非门 7404 TTL 六反相器 7405 TTL 集电极开路六反相器 7406 TTL 集电极开路六反相高压驱动器 7407 TTL 集电极开路六正相高压驱动器 7408 TTL 2输入端四与门 7409 TTL 集电极开路2输入端四与门 7410 TTL 3输入端3与非门 74107 TTL 带清除主从双J-K触发

  3. 所属分类：嵌入式

    • 发布日期：2009-05-02
    • 文件大小：120kb
    • 提供者：codychang

  1. CC4518(十进制同步加/减计数器)

  2. CC4518 CC4518 为双BCD 加计数器，该器件由两个相同 的同步4 级计数器组成。计数器级为D 型触发器。 具有内部可交换CP 和EN 线，用于在时钟上升沿或 下降沿加计数。在单个单元运算中，EN 输入保持高 电平，且在CP 上升沿进位。CR 线为高电平时，计 数器清零。 计数器在脉动模式可级联，通过将Q3 连接至下 一计数器的EN 输入端可实现级联。同时后者的CP 输入保持低电平。 CC4518 提供了16 引线多层陶瓷双列直插（D）、 熔封陶瓷双列直插（J）、塑料双列直插（P）和

  3. 所属分类：C

    • 发布日期：2009-05-21
    • 文件大小：207kb
    • 提供者：professor12345

  1. 计算机电子技术课程设计报告

  2. 一、概述 电路选用优先编码器 74LS148 、锁存器 74LS373 、74LS48译码和一个7段数码管组成抢答显示电路；定时显示主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、和2个4段数码管即相关电路组成；由555定时器和三极管构成的报警电路。接通电源后，主持人将开关拨到"清零"状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置;开始"状态，宣布"开始"抢答器工作。选手在定时时间内抢答时，抢答器 完成：优先判断、编号锁存、编号显

  3. 所属分类：专业指导

    • 发布日期：2009-06-17
    • 文件大小：383kb
    • 提供者：jayzf0503

  1. 74系列IC带管脚图

  2. 4系列芯片功能大全 7400 TTL 2输入端四与非门 7401 TTL 集电极开路2输入端四与非门 7402 TTL 2输入端四或非门 7403 TTL 集电极开路2输入端四与非门 7404 TTL 六反相器 7405 TTL 集电极开路六反相器 7406 TTL 集电极开路六反相高压驱动器 7407 TTL 集电极开路六正相高压驱动器 7408 TTL 2输入端四与门 7409 TTL 集电极开路2输入端四与门 7410 TTL 3输入端3与非门 74107 TTL 带清除主从双J-K触发

  3. 所属分类：嵌入式

    • 发布日期：2009-07-26
    • 文件大小：687kb
    • 提供者：yan131423yong

  1. 74系列芯片名称及解释

  2. 74系列芯片名称及解释 型号 内容 ---------------------------------------------------- 74ls00 2输入四与非门 74ls01 2输入四与非门 (oc) 74ls02 2输入四或非门 74ls03 2输入四与非门 (oc) 74ls04 六倒相器 74ls05 六倒相器(oc) 74ls06 六高压输出反相缓冲器/驱动 器(oc,30v) 74ls07 六高压输出缓冲器/驱动器(oc,30v) 74ls08 2输入四与门 74ls09

  3. 所属分类：嵌入式

    • 发布日期：2009-07-27
    • 文件大小：11kb
    • 提供者：txwlltt

  1. 8为数字抢答器 8为数字抢答器

  2. 复习编码器、十进制加/减计数器的工作原理，设计可预置时间的定时电路分析与设计 时序控制电路。画出定时抢答器的整机逻辑电路图，掌握智力抢答器的工作原理及其设计方 法，并对各种元器件的功能和应用有所了解。并能对其在电路中的作用进行分析。例如：555 定时器，优先编码器 74LS148 和 RS锁存器 74LS279 以及十进制同步加/减计数器 74LS192。

  3. 所属分类：专业指导

    • 发布日期：2009-09-26
    • 文件大小：11kb
    • 提供者：beve2005205

  1. 数字锁相环，dpll

  2. 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器，申明：这个程序也是我下载的，不过同步时间按可以控制，而且有点小毛病，我就不改正了，方便大家自己学习

  3. 所属分类：专业指导

    • 发布日期：2009-12-01
    • 文件大小：4kb
    • 提供者：lihongfei_sky

  1. 74LS系列集成块功能介绍

  2. 74LS系列集成块功能介绍 74ls00 2输入四与非门 74ls01 2输入四与非门 (oc) 74ls02 2输入四或非门 74ls03 2输入四与非门 (oc) 74ls04 六倒相器 74ls05 六倒相器(oc) 74ls06 六高压输出反相缓冲器/驱动器(oc,30v) 74ls07 六高压输出缓冲器/驱动器(oc,30v) 74ls08 2输入四与门 74ls09 2输入四与门(oc) 74ls10 3输入三与非门 74ls11 3输入三与门 74ls12 3输入三与非门 (oc

  3. 所属分类：其它

    • 发布日期：2010-03-29
    • 文件大小：14mb
    • 提供者：xue041480

  1. 74LS168中文资料

  2. 十进制同步加减计数器 资料包含芯片引脚功能说明内不结构以及使用方面的内容

  3. 所属分类：嵌入式

    • 发布日期：2010-05-28
    • 文件大小：393kb
    • 提供者：chuntianbugu

  1. 40193 4位二进制同步加 减计数器（有预置端，双时钟）.PDF

  2. 40193 4位二进制同步加 减计数器（有预置端，双时钟）.PDF

  3. 所属分类：C/C++

    • 发布日期：2010-08-17
    • 文件大小：122kb
    • 提供者：LHW5211314

  1. Verilog HDL 同步加减计数器

  2. Verilog HDL 时序逻辑电路设计 同步加减计数器

  3. 所属分类：专业指导

    • 发布日期：2010-11-16
    • 文件大小：794byte
    • 提供者：qiaoyaxing

  1. 74LS169的中文资料

  2. 简要说明 169 为可预置的 4 位二进制同步加/ 减计数器，共有54S169/74S169 ，54LS169/74LS169 两种线路结构形式。

  3. 所属分类：专业指导

    • 发布日期：2011-12-26
    • 文件大小：229kb
    • 提供者：hzt428jiban

  1. 数字元器件74系列各种器件简介

  2. 常用74系列功能介绍： 7400 TTL 2输入端四与非门 7401 TTL 集电极开路2输入端四与非门 7402 TTL 2输入端四或非门 7403 TTL 集电极开路2输入端四与非门 7404 TTL 六反相器 7405 TTL 集电极开路六反相器 7406 TTL 集电极开路六反相高压驱动器 7407 TTL 集电极开路六正相高压驱动器 7408 TTL 2输入端四与门 7409 TTL 集电极开路2输入端四与门 7410 TTL 3输入端3与非门 74107 TTL 带清除主从双J-K

  3. 所属分类：教育

    • 发布日期：2012-10-07
    • 文件大小：29mb
    • 提供者：zzsok

  1. 用vhdl编写

  2. 这是用vhdl编写信号发生器输出三角波，方波，锯齿波 由于用VHDL编写输出的是数字信号，所以要在后面加入D/A转换 实现方式 PLD（或FPGA）+D/A转换 用PLD（或FPGA）产生3种循环变化的数据量（这里用4位 实现幅值10=‘1010） 1 用0-10的循环加法计数 实现锯齿波 2 用0-10-0循环加减计数器 实现三角波 3 用0-10-0循环加减计数实现 方波 Library IEEE； Use ieee.std_logic_1164.all; Use ieee.std_log

  3. 所属分类：硬件开发

    • 发布日期：2013-11-30
    • 文件大小：30kb
    • 提供者：u013002930

  1. 简易抢答器的设计与制作

  2. 具有定时功能的八路数显抢答器的设计 摘要: 本文介绍了一种用74系列常用集成电路设计的数码显示八路抢答器的电路组成、设计思路及功能。该抢答器除具有基本的抢答功能外，还具有定时、计时和报警功能。主持人通过时间预设开关预设供抢答的时间，系统将完成自动倒计时。若在规定的时间内有人抢答，则计时将自动停止；若在规定的时间内无人抢答，则系统中的蜂鸣器将发响，提示主持人本轮抢答无效，实现报警功能。 关键词: 八路, 抢答器, 设计,定时，计时，报警 Abstract： In this paper, the

  3. 所属分类：硬件开发

    • 发布日期：2008-12-30
    • 文件大小：8kb
    • 提供者：shixinran123

  1. 使用Multisim软件设计一个模4可逆计数器。

  2. 使用Multisim软件设计一个同步模4可逆计数器。加减控制信号为X，当X=0时为加1计数器，计数循环是00—01—10—11—00，输出进位为Z；当X=1时为减1计数器，计数循环是00—11—10—01—00，输出借位为Z；

  3. 所属分类：硬件开发

    • 发布日期：2018-05-14
    • 文件大小：92kb
    • 提供者：bo123_

  1. （北京大学 数字电路课程设计）八位数字抢答器 电路图

  2. 1）设计内容： 1，利用各种器件设计一个多路智力竞赛抢答器。 2，利用电路板对所设计的电路进行检验。 3，总结检验电路设计结果 2）学习要求： 1，复习编码器、十进制加/减计数器的工作原理，设计可预置时间的定时电路分析与设计时序控制电路。画出定时抢答器的整机逻辑电路图，掌握智力抢答器的工作原理及其设计方法，并对各种元器件的功能和应用有所了解。并能对其在电路中的作用进行分析。例如：555定时器，优先编码器74ls148和rs锁存器74ls279以及十进制同步加/减计数器74ls192。另外对电路

  3. 所属分类：硬件开发

    • 发布日期：2018-08-06
    • 文件大小：132kb
    • 提供者：qq_36589234

  1. EDA上机报告TD触发器设计等

  2. 异步复位的可加减控制的 50 进制加减计数器。一位半减器 利用元件例化方法设计一位全减器。 不带置位/复位的 T 触发器。 同步置位/复位 D 触发器

  3. 所属分类：硬件开发

    • 发布日期：2018-11-23
    • 文件大小：474kb
    • 提供者：csdnwbdream

  1. 数电课设 八路竞赛抢答器

  2. 概述 抢答器是一种应用非常广泛的设备，在各种竞赛、抢答场合中，它能迅速、客观地分辨出最先获得发言权的选手。早期的抢答器只由几个三极管、可控硅、发光管等组成，能通过发光管的指示辩认出选手号码。现在大多数抢答器均使用单片机(如MCS-51型)和数字集成电路，并增加了许多新功能，如选手号码显示、抢按前或抢按后的计时、选手得分显示等功能 本次课设设计的电路选用优先编码器 74LS148 、锁存器 74LS373 、74LS48译码和一个7段数码管组成抢答显示电路；定时显示主要由555定时器秒脉冲产生

  3. 所属分类：硬件开发

    • 发布日期：2010-06-22
    • 文件大小：182kb
    • 提供者：izzienevermind

  1. 元器件应用中的中规模时逻辑集成计数器

  2. 在数字电路中，把记忆输人脉冲个数的操作称为计数，计数器就是实现计数操作的时序逻辑电路。计数 器应用非常广泛，除用于计数、分频外，还用于数字测量、运算和控制，从小型数字仪表到大型数字电子 计算机，几乎无所不在，是任何现代数字系统中不可缺少的组成部分。 　　计数器的种类很多，按其进制不同分为二进制计数器、十进制计数器、N进制计数器；按触发器翻转是否 同步分为异步计数器和同步计数器；按计数时是增还是减分为加法计数器、减法计数器和加/减法（可逆 ）计数器。下面首先介绍二进制计数器。 　　1．集成二进

  3. 所属分类：其它

    • 发布日期：2020-11-13
    • 文件大小：504kb
    • 提供者：weixin_38559346
« 12 3 »