注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. EDA实验 时序逻辑电路设计

  2. 用VHDL设计一个具有异步复位及同步置位的可逆计数器，并加上七段显示译码器模块完成显示功能，结合UP-SOPC1000实验系统，通过QuartusII软件对其进行仿真和硬件测试。

  3. 所属分类：嵌入式

    • 发布日期：2009-06-22
    • 文件大小：775kb
    • 提供者：ljjieyi

  1. 网络驱动程序设计指南

  2. 目录： 第五卷 网络驱动程序设计指南 1 第一部分 网络驱动程序 2 第一章 网络驱动程序设计指南的向导 3 第二章 内核模式驱动程序的网络结构 6 2.1 Windows 2000 网络结构和OSI模型 6 2.2 NDIS驱动程序 7 2.2.1 NDIS微端口驱动程序 7 2.2.2 NDIS中间层驱动程序 8 2.2.3 NDIS协议驱动程序 9 2.3 TDI驱动程序 9 2.4 网络驱动程序环境 9 2.4.1 无连接环境的网络驱动程序 10 2.4.2 面向连接环境下的网络驱动程

  3. 所属分类：网络基础

    • 发布日期：2009-07-16
    • 文件大小：2mb
    • 提供者：lyz25

  1. DSP281x模板及例程

  2. DSP281x模板及例程， sprc097_281x 例程程序介绍 主要特点 高性能价格比 更加完备的硬件功能，丰富的软件例程 芯片支持C语言编写，编译率高达90% 系统资源 32位 TMS320F2812 150MHz 片内flash 128K×16 bit（128位密码保护）18K×16 bit 高速RAM 片内12位高速A/D ，16路 80ns转换时间，0～3V量程 Boot ROM：4K×16 bit OTP ROM：1K×16 bit 片外64K×16 bit RAM（可扩至512

  3. 所属分类：硬件开发

    • 发布日期：2009-07-24
    • 文件大小：420kb
    • 提供者：randy6677

  1. 网络驱动程序设计（NDIS）

  2. 这是pdf版的，之前也传过word版。可以自由选择下载 目录： 第五卷 网络驱动程序设计指南 1 第一部分 网络驱动程序 2 第一章 网络驱动程序设计指南的向导 3 第二章 内核模式驱动程序的网络结构 6 2.1 Windows 2000 网络结构和OSI模型 6 2.2 NDIS驱动程序 7 2.2.1 NDIS微端口驱动程序 7 2.2.2 NDIS中间层驱动程序 8 2.2.3 NDIS协议驱动程序 9 2.3 TDI驱动程序 9 2.4 网络驱动程序环境 9 2.4.1 无连接环境的网

  3. 所属分类：网络基础

    • 发布日期：2009-11-22
    • 文件大小：1mb
    • 提供者：hbc583028

  1. 数字逻辑与数字系统设计习题答案王永军 李景华

  2. 第一章 数字逻辑基础 作业及参考答案 （2008.9.25） P43 1-11 已知逻辑函数 ，试用真值表、卡诺图和逻辑图表示该函数。 解：（1）真值表表示如下： 输 入 输出 A B C F 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 （2）卡诺图表示如下： 00 01 11 10 0 0 1 0 1 1 1 1 1 1 由卡诺图可得 ＝ （3）逻辑图表示如下： 1-12 用与非门和或非门实现下列函数，并画出

  3. 所属分类：C

    • 发布日期：2010-03-29
    • 文件大小：5mb
    • 提供者：cheerup8

  1. 网络驱动程序设计指南

  2. 目录： 第五卷 网络驱动程序设计指南 1 第一部分 网络驱动程序 2 第一章 网络驱动程序设计指南的向导 3 第二章 内核模式驱动程序的网络结构 6 2.1 Windows 2000 网络结构和OSI模型 6 2.2 NDIS驱动程序 7 2.2.1 NDIS微端口驱动程序 7 2.2.2 NDIS中间层驱动程序 8 2.2.3 NDIS协议驱动程序 9 2.3 TDI驱动程序 9 2.4 网络驱动程序环境 9 2.4.1 无连接环境的网络驱动程序 10 2.4.2 面向连接环境下的网络驱动程

  3. 所属分类：网络基础

    • 发布日期：2010-06-03
    • 文件大小：2mb
    • 提供者：lybjjj

  1. win2000驱动程序设计指南

  2. 第1章 驱动程序开发环境 第2章 测试驱动程序第一部分 一般内核模式第1章Windows 2000和WDM驱动程序第2章 分层的I/O、IRP和I/O对象第3章 系统定义的对象和对驱动程序的支持第4章 驱动程序基本结构第5章DriverEntry 和 Reinitialize 例程第6章Dispatch例程第7章StartIo和队列管理例程第8章 中断服务例程第9章 DpcForIsr例程和CustomDpc例程第10章SynchCritSection例程第11章AdapterControl和

  3. 所属分类：网络基础

    • 发布日期：2008-02-15
    • 文件大小：1mb
    • 提供者：osoon

  1. Verilog-HDL实践与应用系统设计

  2. Verilog-HDL实践与应用系统设计本书从实用的角度介绍了硬件描述语言Verilog-HDL。通过动手实践,体验Verilog-HDL的语法结构、功能等内涵。在前五章,以简单的实例列举了Verilog-HDL的用法;在后四章,以应用系统为例详细讲解了系统设计的全过程。书中的全部例子都给出了仿真结果,其源代码都在本书所附的CD-ROM中,并均经过验证无误。 本书的前半部分特别适合于初学者,也可作为工程技术人员的参考内容。后半部分很适合工程开发和研究人员参考。本书除了介绍Verilog-HDL

  3. 所属分类：嵌入式

    • 发布日期：2011-02-22
    • 文件大小：14mb
    • 提供者：zhlyz2003

  1. 网络驱动程序设计-NDIS

  2. 目录： 第五卷 网络驱动程序设计指南 1 第一部分 网络驱动程序 2 第一章 网络驱动程序设计指南的向导 3 第二章 内核模式驱动程序的网络结构 6 2.1 Windows 2000 网络结构和OSI模型 6 2.2 NDIS驱动程序 7 2.2.1 NDIS微端口驱动程序 7 2.2.2 NDIS中间层驱动程序 8 2.2.3 NDIS协议驱动程序 9 2.3 TDI驱动程序 9 2.4 网络驱动程序环境 9 2.4.1 无连接环境的网络驱动程序 10 2.4.2 面向连接环境下的网络驱动程

  3. 所属分类：C

    • 发布日期：2012-08-07
    • 文件大小：1mb
    • 提供者：huang3838438

  1. CISCO 技术大集合

  2. CISCO 技术大集合 {适合你们的技术} 二、命令状态 1. router> 路由器处于用户命令状态，这时用户可以看路由器的连接状态，访问其它网络和主机，但不能看到和更改路由器的设置内容。 2. router# 在router>提示符下键入enable,路由器进入特权命令状态router#，这时不但可以执行所有的用户命令，还可以看到和更改路由器的设置内容。 3. router(config)# 在router#提示符下键入configure terminal,出现提示符route

  3. 所属分类：网络基础

    • 发布日期：2013-05-22
    • 文件大小：270kb
    • 提供者：u010610376

  1. 手把手教你学AVR单片机C程序设计（光盘）

  2. 第1章 概述 1．1 采用C语言提高编制单片机应用程序的效率 1．2 C语言具有突出的优点 1．3 AvR单片机简介 1．4 AvR单片机的C编译器简介 第2章 学习AVR单片机C程序设计所用的软件及实验器材介绍 2．1 IAR Enlbedded Workbench IDE C语言编译器 2．2 AVR Studio集成开发环境 2．3 PonyProg2000下载软件及SL—ISP下载软件 2．4 AVR DEM0单片机综合实验板 2．5 AvR单片机JTAG仿真器 2．6 并口下载器 2

  3. 所属分类：C

    • 发布日期：2016-10-30
    • 文件大小：2mb
    • 提供者：chikli

  1. 硬件架构的艺术 数字电路的设计方法与技术

  2. 揭示硬件架构的设计艺术，涵盖作者从事芯片设计行业十多年的经验和研究成果。本书共分9章，第1章介绍亚稳态的概念、量化方法和减少其影响的技术；第2章介绍同步设计的时钟技术，并提出可行的时钟方案以及系统复位策略。第3章介绍在设计中使用异步时钟或“处理多个时钟”时会出现的问题及解决方法。第4章介绍时钟分频器的各个方面和实现方法。第5章讲述低功耗设计技术，以减少动态和静态功耗。第6章介绍如何把流水线技术应用在处理器的设计中，从而提高性能；第7章讨论使用字节顺序的方法；第8章阐述去抖动技术，以消除毛刺和噪

  3. 所属分类：电信

    • 发布日期：2018-01-11
    • 文件大小：37mb
    • 提供者：tolerate71

  1. 新编MCS-51单片机应用设计.pdf

  2. 单片机概述 什么是单片机 单片机的历史及发展概况 8位单片机的主要生产厂家和机型 第二章MCS-51单片机的硬件结构 2.1 MCS-51单片机的硬件结构 微处理机（CPU） 数据存储器（RAM） 程序存储器（ROM/EPROM） 中断系统 定时器/计数器 串行口 P1口、P2口、P3口、P0口 特殊功能寄存器（SFR） 2.2 MSC-51的引脚 2.3 MCS-51的微处理器 2.4 MCS-51存储器的结构 第8章 MCS-51的I/O接口扩展 8.1I/O扩展概述 8.1.1I/O接口

  3. 所属分类：硬件开发

    • 发布日期：2009-02-19
    • 文件大小：12mb
    • 提供者：zrt6336

  1. 网络驱动程序设计指南

  2. 目录 网络驱动程序设计指南 1 第一部分 网络驱动程序 2 第一章 网络驱动程序设计指南的向导 3 第二章 内核模式驱动程序的网络结构 6 2.1 Windows 2000 网络结构和OSI模型 6 2.2 NDIS驱动程序 7 2.2.1 NDIS微端口驱动程序 7 2.2.2 NDIS中间层驱动程序 8 2.2.3 NDIS协议驱动程序 9 2.3 TDI驱动程序 9 2.4 网络驱动程序环境 9 2.4.1 无连接环境的网络驱动程序 10 2.4.2 面向连接环境下的网络驱动程序 10

  3. 所属分类：网络基础

    • 发布日期：2009-03-04
    • 文件大小：2mb
    • 提供者：httese

  1. AVR系列单片机C语言编程与应用实例.pdf

  2. AVR系列单片机C语言编程与应用实例 AVR系列单片机C语言编程与应用实例 目录 第1章 单片机系统概述 1.1 AVR系列单片机的特点 1.2 AT90系列单片机简介 第2章 AT90LS8535单片机的基础知识 2.1 AT90LS8535单片机的总体结构 2.1.1 AT90LS8535单片机的中央处理器 2.1.2 AT90LS8535单片机的存储器组织 2.1.3 AT90LS8535单片机的I/O接口 2.1.4 AT90LS8535单片机的内部资源 2.1.5 AT90LS853

  3. 所属分类：硬件开发

    • 发布日期：2009-04-23
    • 文件大小：6mb
    • 提供者：gxy_xixi

  1. ATV320同步与异步电机变频器_Programming_manual_CN_NVE41300_03.pdf

  2. ATV320同步与异步电机变频器编程手册中文版,适合学习,ATV320同步与异步电机变频器_Programming_manual_CN_NVE41300_03目录 目录 安全信息 关于本书 综述 13 第1章 综述 15 出厂配置 应用功能.. 基本功能 21 图形显示终端选件 变频器首次通电 远程显示终端选仵 参数表结构 89 在此文件中查找一个参数 30 人机界面说明 31 菜单结构 D■ 33 第2章 设置 n..,..35 变频器设置步骤 36 初始步骤。 37 编程 第3章 给定模式〔

  3. 所属分类：制造

    • 发布日期：2019-09-02
    • 文件大小：5mb
    • 提供者：dogtianbuleng

  1. RFID技术中的FPGA和CPLD内部自复位电路设计方案

  2. 本文描述了复位的定义，分类及不同复位设计的影响，并讨论了针对FPGA和CPLD的内部自复位方案。 　　1、定义 　　复位信号是一个脉冲信号，它会使设计的电路进入设定的初始化状态，一般它作用于寄存器，使寄存器初始化为设定值；其脉冲有效时间长度必须大于信号到达寄存器的最大时延，这样才有可能保证复位的可靠性。 　　下面将讨论FPGA/CPLD的复位电路设计。 　　2、分类及不同复位设计的影响 　　根据电路设计，复位可分为异步复位和同步复位。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：143kb
    • 提供者：weixin_38683848

  1. 单片机与DSP中的一种数字信号处理器TMS320F206复位问题的实现

  2. TMS320F206是TI公司推出的一种DSP芯片，它是基于TMS320C5x之上的高速定点数字处理芯片，具有改进的哈佛结构并行分离的程序和数据总线、高性能CPU及高效的指令集等特点。其主要特性如下：1.CPU具有32位CALU、32位累加器、16×16位并行乘法器、三个移位寄存器、八个16位辅助寄存器。2.存储器具有224K字可寻址存储空间、544字片内DRAM、4K字片内SRAM或32K字片内快闪存储器。3.指令速度为50ns、35ns及25ns单指令周期。4.外围电路有软件可编程定时器、软

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：157kb
    • 提供者：weixin_38662089

  1. 同步复位及异步复位设计

  2. 关于复位设计，有多种不同的观点和方案。到底是采用同步复位还是异步复位，全局复位还是局部复位，是由多方面的因素决定的。但良好的复位设计既可以提高系统的可靠性，又可以节省大量的逻辑资源。在实际应用中，笔者也看到过很多因为复位电路设计问题而导致的系统可靠性问题。本节针对这几个问题加以说明，希望读者能够找到适合自己设计的复位设计方案。 　　复位要解决的问题就是让电路在上电之后有一个确定的初始状态，而很多时候我们设计的复位电路没有能够达到这个效果。 　　(1)同步复位的优点是同步的。 　　对于非时钟

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：64kb
    • 提供者：weixin_38516706

  1. FPGA和CPLD内部自复位电路设计方案

  2. 本文描述了复位的定义，分类及不同复位设计的影响，并讨论了针对FPGA和CPLD的内部自复位方案。 　　1、定义 　　复位信号是一个脉冲信号，它会使设计的电路进入设定的初始化状态，一般它作用于寄存器，使寄存器初始化为设定值；其脉冲有效时间长度必须大于信号到达寄存器的时延，这样才有可能保证复位的可靠性。 　　下面将讨论FPGA/CPLD的复位电路设计。 　　2、分类及不同复位设计的影响 　　根据电路设计，复位可分为异步复位和同步复位。

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：147kb
    • 提供者：weixin_38706055
« 12 »