注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. Xilinx可编程逻辑器件的高级应用与设计技巧

  2. 本书以浅入深出、图文并茂的方式，全面介绍了全球最大可编程器件生产商Xilinx的CoolRunner-Ⅱ、Spartan-3、Virtex-Ⅱ和Virtex-Ⅱ Pro等一系列最新器件的结构和特性；同时还用较大篇幅介绍了最新设计开发环境ISE 6及其辅助设计工具，可编程逻辑器件的高级应用和设计技巧，基于CPLD/FPGA的8位和32位嵌入式处理器的原理与设计，高速串行数据通信接口设计和信号完整性设计等内容

  3. 所属分类：其它

    • 发布日期：2012-04-11
    • 文件大小：39mb
    • 提供者：wywf4

  1. PlanAhead使用简介

  2. PlanAhead使用简介，如何使用PlanAhead实现区域约束及器件约束，为FPGA高级应用

  3. 所属分类：硬件开发

    • 发布日期：2012-06-23
    • 文件大小：1mb
    • 提供者：zhangbotm

  1. xilinx 时序约束

  2. xilinx时序约束的资料，对使用xilinx的器件约束有一定的帮助

  3. 所属分类：硬件开发

    • 发布日期：2014-11-04
    • 文件大小：1mb
    • 提供者：mumuren_com

  1. 基于加工公差约束的自由曲面棱镜设计

  2. 基于加工公差约束的自由曲面棱镜设计，郭跃武，张效栋，自由曲面棱镜是轻型头盔显示系统的核心光学器件，其巧妙的设计以及精密的加工方法历来备受研究者关注。目前有关自由曲面棱镜的研

  3. 所属分类：其它

    • 发布日期：2020-02-29
    • 文件大小：522kb
    • 提供者：weixin_38650842

  1. 关于FPGA时序约束的6种方法

  2. 对自己的设计的实现方式越了解，对自己的设计的时序要求越了解，对目标器件的资源分布和结构越了解，对EDA工具执行约束的效果越了解，那么对设计的时序约束目标就会越清晰，相应地，设计的时序收敛过程就会更可控。

  3. 所属分类：其它

    • 发布日期：2020-07-23
    • 文件大小：78kb
    • 提供者：weixin_38623919

  1. 为何应使用 PCB 设计约束驱动您的设计流程

  2. 源自板加工和装配要求的约束一直在推动着PCB设计的发展。当前，差分对、BGA、低压器件和高速并行接口的设计要求给这些约束的应用蒙上了一层阴影。这些设计元器件生成了数量更多和容差更紧密的高速约束。

  3. 所属分类：其它

    • 发布日期：2020-07-21
    • 文件大小：96kb
    • 提供者：weixin_38731761

  1. FPGA时序约束的6种方法总结

  2. 对自己的设计的实现方式越了解，对自己的设计的时序要求越了解，对目标器件的资源分布和结构越了解，对EDA工具执行约束的效果越了解，那么对设计的时序约束目标就会越清晰，相应地，设计的时序收敛过程就会更可控。

  3. 所属分类：其它

    • 发布日期：2020-07-20
    • 文件大小：78kb
    • 提供者：weixin_38749305

  1. 工程师谈FPGA时序约束七步法

  2. 正因为FPGA的I/O Timing会在设计期间发生变化，所以准确地对其进行约束是保证设计稳定可控的重要因素。许多在FPGA重新编译后，FPGA对外部器件的操作出现不稳定的问题都有可能是由此引起的。

  3. 所属分类：其它

    • 发布日期：2020-07-19
    • 文件大小：78kb
    • 提供者：weixin_38621386

  1. FPGA时序约束的几种方法

  2. 对自己的设计的实现方式越了解，对自己的设计的时序要求越了解，对目标器件的资源分布和结构越了解，对EDA工具执行约束的效果越了解，那么对设计的时序约束目标就会越清晰，相应地，设计的时序收敛过程就会更可控。

  3. 所属分类：其它

    • 发布日期：2020-07-25
    • 文件大小：78kb
    • 提供者：weixin_38637998

  1. FPGA时序约束的6种方法

  2. 对自己的设计的实现方式越了解，对自己的设计的时序要求越了解，对目标器件的资源分布和结构越了解，对EDA工具执行约束的效果越了解，那么对设计的时序约束目标就会越清晰，相应地，设计的时序收敛过程就会更可控。

  3. 所属分类：其它

    • 发布日期：2020-08-14
    • 文件大小：78kb
    • 提供者：weixin_38556822

  1. 几种进行时序约束的方法

  2. 对自己的设计的实现方式越了解，对自己的设计的时序要求越了解，对目标器件的资源分布和结构越了解，对EDA工具执行约束的效果越了解，那么对设计的时序约束目标就会越清晰，相应地，设计的时序收敛过程就会更可控。

  3. 所属分类：其它

    • 发布日期：2020-08-20
    • 文件大小：77kb
    • 提供者：weixin_38565801

  1. 显示/光电技术中的升特公司推出10通道器件将LED驱动器

  2. 在模拟和混合信号半导体领域领先的供应商升特公司(Semtech)今天发布了SC442，该公司第一款集成了3A升压功率开关的10通道白光LED驱动器。这款器件采用超小超薄的4x4x0.6mm28脚MLPQ封装，能驱动多达120只的LED，每通道电流高达30mA。它具有高密度封装、较小的外接滤波元件、较宽的工作电压范围，以及高效率的特点，满足了有空间约束的LED背光LCD显示器与LCD电视的需求。高密度LED驱动器亦非常适合于亮度高于500尼特的超亮显示器，这种显示器用于医疗、工业、航空与导航市场，

  3. 所属分类：其它

    • 发布日期：2020-11-06
    • 文件大小：60kb
    • 提供者：weixin_38734276

  1. 元器件应用中的TE推出ChipSESD保护器件

  2. 2011年2月—泰科电子(TE)日前宣布推出比传统半导体封装更易安装和返修的0201和0402尺寸的静电放电(ESD)器件，以扩展其硅ESD保护产品系列。该ChipSESD封装将一个硅器件和一个传统表面贴装技术(SMT)被动封装配置的各种优势结合在一起。 　　产品编号分别为SESD0201P1BN-0400-090 (0201 封装) 和 SESD0402P1BN-0450-090 (0402 封装)的两种器件的双向操作，可方便地在印刷电路板(PCB)上实现无定向约束安装，并免去了对极性检查的

  3. 所属分类：其它

    • 发布日期：2020-11-03
    • 文件大小：53kb
    • 提供者：weixin_38728276

  1. PCB技术中的使用参数化约束进行PCB设计

  2. 如今PCB设计考虑的因素越来越复杂，如时钟、串扰、阻抗、检测、制造工艺等等，这经常使得设计人员要重复进行大量的布局布线、验证以及维护等工作。参数约束编辑器能将这些参数编到公式中，协助设计人员在设计和生产过程中更好地处理这些有时甚至还会互相对立的参数。 　　近年来对PCB布局布线的要求越来越复杂，集成电路中晶体管数量还在按摩尔定律预计的速度不断上升，从而使得器件速度更快且每个脉冲沿上升时间缩短，同时管脚数也越来越多——常常要到500～2,000个管脚。所有这一切都会在设计PCB时带来密度、时钟以

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：186kb
    • 提供者：weixin_38747233

  1. EDA/PLD中的约束编辑器三

  2. “Registers to be Placed In IOB”是用来指导工具将指定寄存器MAP或I/O寄存器的约束。　　“Memory hit”部分可以设置Block RAM、Distributed RAM／ROM、Shift register和FFS的初始值，如图1所示。　　“Tempreture”和“Voltage”是用来设定器件工作条件的约束，这样工具不再使用最坏情况来做分析． 　　图1 分组中的Miscellaneous约束的Block RAM参数设置 　　“Feedback”是

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：306kb
    • 提供者：weixin_38697328

  1. EDA/PLD中的CoolRunner-II器件的高级内部互连矩阵

  2. 在CoolRunner-II器件中，高级内部互连矩阵（Advanced Interconnect Matrix，AIM）用于CPLD内部功能模块之间的高速连接，可为每个功能模块提供40个数据输入通道及16个全局控制信号。此外，每个功能模块中的16个宏单元各自还有一个反馈通道（共16个）输出到高级内部互连矩阵，如图所示。该信号通道由于直接由乘积项输出，没有经过触发器，所以不仅具有高速特性，而且可为乘积项逻辑提供额外的共享资源。该通道可以通过约束设计或软件来启用或关闭。 　　如图 CoolRu

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：61kb
    • 提供者：weixin_38731226

  1. EDA/PLD中的CoolRunner-II器件的Keeper（维持）功台旨

  2. CoolRunner-II的输入/输出模块不仅具有终端调整(Keeper和Pullup)功能，而且可以支持多种接口标准。这些功能需要通过属性的设置才能被启用，并仅影响指定的输入／输出引脚。通常情况下，CoolRunner-II器件并不启用这些功能。 　　Keeper类似于一个保持器，通过弱的内部上拉/下拉电阻将I/o脚上的数据保持在最后一个数据的状态。需要注意的是，对于高阻或浮动的不能确定的输入/输出引脚，选择Keeper功能后会产生额外的漏电流。Keeper电路不需要外部电阻，该功能的属性设置

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：33kb
    • 提供者：weixin_38686860

  1. EDA/PLD中的CoolRunner-II器件使用施密特触发器

  2. CoolRunner-II器件中的每个输入/输出脚都具有施密特触发器(Schmitt Trigger)的功能，并可提供500 mV的磁滞范围。该功能除了能够有效地抑制噪声和用于模拟信号的接收之外，还可用于RC振荡回路，为系统提供灵活和廉价的时钟信号。该功能可以通过属性控制来使能和旁路。　　(1)约束文件(UCF)　　NET (signal name) SCHMITT_TRIGGER；　　例如：　　NET data_in SCHMITT_TRIGGER;　　NET clock   SCHMITT_

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：30kb
    • 提供者：weixin_38713393

  1. EDA/PLD中的CoolRunner-II器件的应用门控功能

  2. 在CPLD设计中，并不是所有的输入/输出脚始终都处于工作状态，有些甚至很少使用。而在CoolRunner-II总线应用时，有时并不需要访问总线。在这些情况下，可以利用门控(DataGATE)功能将这些信号输入脚暂时关闭，从而降低器件的功耗。DataGATE的另一个应用是器件的热插入(Hot Plug)。 　　如果需要使用该功能，可以利用一个宏单元作为控制端，或者利用外部辅助电路来实现。该功能可以通过属性控制来实现。　　第1步，定义一个门控信号。　　(1)约束文件(UCF)　　NET (signa

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：32kb
    • 提供者：weixin_38526751

  1. 超大容量光交换机中器件约束的Clos网络路径设计

  2. 基于快速可调激光器和阵列波导光栅的光交换结构是实现超大容量光交换机的理想选择，但是快速可调激光器的快速调谐要求使得空闲时隙的激光器必须保持发光状态，并对有效业务光信号造成干扰。为了解决此问题，提出了采用无效业务填充空闲时隙的方法，从而使得系统中的有效业务不再受到无效业务的干扰。通过两种不同的方法生成无效业务即随机策略和顺序策略，仿真研究和对比了两种策略在不同业务量下各自的优势。同时，为了降低包含无效业务时的调度算法重排次数要求，还进一步提出了阈值策略计算无效业务路径的方法，并通过仿真验证了该方法

  3. 所属分类：其它

« 12 3 4 5 6 7 8 »