注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 74系列芯片资料 74564 TTL 八位三态反相输出D触发器

  2. 4系列芯片功能大全 7400 TTL 2输入端四与非门 7401 TTL 集电极开路2输入端四与非门 7402 TTL 2输入端四或非门 7403 TTL 集电极开路2输入端四与非门 7404 TTL 六反相器 7405 TTL 集电极开路六反相器 7406 TTL 集电极开路六反相高压驱动器 7407 TTL 集电极开路六正相高压驱动器 7408 TTL 2输入端四与门 7409 TTL 集电极开路2输入端四与门 7410 TTL 3输入端3与非门 74107 TTL 带清除主从双J-K触发

  3. 所属分类：嵌入式

    • 发布日期：2009-05-02
    • 文件大小：122880
    • 提供者：codychang

  1. 四位二进制加法器和乘法器

  2. 组成原理 课程设计报告 四位二进制加法器 乘法器

  3. 所属分类：专业指导

    • 发布日期：2009-06-19
    • 文件大小：263168
    • 提供者：yykable

  1. 74系列IC带管脚图

  2. 4系列芯片功能大全 7400 TTL 2输入端四与非门 7401 TTL 集电极开路2输入端四与非门 7402 TTL 2输入端四或非门 7403 TTL 集电极开路2输入端四与非门 7404 TTL 六反相器 7405 TTL 集电极开路六反相器 7406 TTL 集电极开路六反相高压驱动器 7407 TTL 集电极开路六正相高压驱动器 7408 TTL 2输入端四与门 7409 TTL 集电极开路2输入端四与门 7410 TTL 3输入端3与非门 74107 TTL 带清除主从双J-K触发

  3. 所属分类：嵌入式

    • 发布日期：2009-07-26
    • 文件大小：703488
    • 提供者：yan131423yong

  1. 74系列芯片名称及解释

  2. 74系列芯片名称及解释 型号 内容 ---------------------------------------------------- 74ls00 2输入四与非门 74ls01 2输入四与非门 (oc) 74ls02 2输入四或非门 74ls03 2输入四与非门 (oc) 74ls04 六倒相器 74ls05 六倒相器(oc) 74ls06 六高压输出反相缓冲器/驱动 器(oc,30v) 74ls07 六高压输出缓冲器/驱动器(oc,30v) 74ls08 2输入四与门 74ls09

  3. 所属分类：嵌入式

    • 发布日期：2009-07-27
    • 文件大小：11264
    • 提供者：txwlltt

  1. 学会VHDL电子设计流程 4位乘法器的设计

  2. 一、实训目的 1学会LOOP语句的使用 2熟悉库及程序包的内容 二、实训原理 四位二进制乘法采用移位相加的方法。即用乘数的各位数码，从高位开始依次与被乘数相乘，每相乘一次得到的积称为部分积，将第一次得到的部分积左移一位并与第二次得到的部分积相加，将加得的和左移一位再与第三次得到的部分积相加，再将相加的结果左移一位与第四次得到的部分积相加，直到所的部分积都被加过一次

  3. 所属分类：专业指导

    • 发布日期：2009-11-03
    • 文件大小：22528
    • 提供者：zhangyuegen

  1. 《EDA》技术I实验指导书

  2. 很好的《EDA》技术I实验指导书！ 《EDA技术I》实验教学大纲 1 第一部分：《电子设计自动化设计》实验说明 3 一、设计题目选择的要求 3 二、提交设计报告的要求 3 三、设计题目 3 四、实验考核方式说明 4 第二部分：基于GEXIN EDAPRO/240H实验仪实验 5 题目一 MAX+PLUSII基本操作 5 题目二 QUARTUSⅡ基本操作 5 题目三 FPGA compiler基本操作 6 题目四 4bit二进制加法器设计 6 题目五 4bit频率计设计 7 题目六 计数器设计

  3. 所属分类：交通

    • 发布日期：2009-12-03
    • 文件大小：2097152
    • 提供者：huangluxing163

  1. 组合逻辑电路（数值比较与运算)

  2. 1 目的要求 掌握比较器，数值运算电路的原理和设计方法，学会正确使用集成数值比较和数值运算器件 掌握要点 集成比较器，加法器的使用 3 实验内容 1〉测试比较器输入二进制数据与输出信号的关系 2〉测试加法器输入二进制数据与输出信号的关系 3〉安装一个四位的数值比较电路，并测试电路设计是否正确。 4〉安装一个四位二进制加法运算电路，用LED显示运算结果。

  3. 所属分类：专业指导

    • 发布日期：2009-12-23
    • 文件大小：319488
    • 提供者：hujuxiacheng

  1. 74LS系列集成块功能介绍

  2. 74LS系列集成块功能介绍 74ls00 2输入四与非门 74ls01 2输入四与非门 (oc) 74ls02 2输入四或非门 74ls03 2输入四与非门 (oc) 74ls04 六倒相器 74ls05 六倒相器(oc) 74ls06 六高压输出反相缓冲器/驱动器(oc,30v) 74ls07 六高压输出缓冲器/驱动器(oc,30v) 74ls08 2输入四与门 74ls09 2输入四与门(oc) 74ls10 3输入三与非门 74ls11 3输入三与门 74ls12 3输入三与非门 (oc

  3. 所属分类：其它

    • 发布日期：2010-03-29
    • 文件大小：14680064
    • 提供者：xue041480

  1. 数字电路 全加器 全加器

  2. 相加时不考虑进位的二进制的加法则称为半加，所用的电路叫半加器。相加时考虑来自低位的进位以及向高位的进位的二进制加法则称为全加，所用的电路叫全加器。全加器的逻辑表达式为： 它有三个输入端An、Bn、Cn-1。Cn-1为低位来的进位输入端，两个输入端Cn、Sn。两个多位数相加时每一位都是带进位相加，所以必须用全加器。这时，只要依次将低一位的进位输出接到高位的进位输入，就可构成多位加法器了。74LS283是中规模集成四位二进制全加器，其引脚排列如图2.3.1所示。 全加器除完成加法运算以外，还可用来

  3. 所属分类：专业指导

    • 发布日期：2011-04-17
    • 文件大小：135168
    • 提供者：zzb13425138525

  1. 数电实验报告

  2. 西电数电实验 1、数字逻辑电路实验板 1块 2、74HC(LS)00（四二输入与非门） 1片 3、74HC(LS)86（四二输入异或门） 1片 4、74HC(LS)153（双四选一数据选择器） 1片 5、74HC(LS)283（4位二进制全加器） 1片

  3. 所属分类：专业指导

    • 发布日期：2012-04-14
    • 文件大小：338944
    • 提供者：cs50dn19hy

  1. 大学EDA实验四位加法器和八位加法器

  2. 大学EDA实验，四位二进制加法器和八位二进制加法器

  3. 所属分类：硬件开发

    • 发布日期：2013-05-28
    • 文件大小：358400
    • 提供者：lzluyinke

  1. VHDL语言实现8位二进制乘法电路

  2. 8位二进制乘法采用移位相加的方法。即用乘数的各位数码，从低位开始依次与被乘数相乘，每相乘一次得到的积称为部分积，将第一次（由乘数最低位与被乘数相乘）得到的部分积右移一位并与第二次得到的部分积相加，将加得的和右移一位再与第三次得到的部分积相加，再将相加的结果右移一位与第四次得到的部分积相加。直到所有的部分积都被加过一次。

  3. 所属分类：其它

    • 发布日期：2013-12-18
    • 文件大小：77824
    • 提供者：u013205707

  1. 加法器的设计

  2. 基于Multisim的四位二进制同步加法计数器（缺0001 0010 1010 1011）的设计与实现

  3. 所属分类：其它

    • 发布日期：2015-03-14
    • 文件大小：1048576
    • 提供者：thq1117

  1. 用SSI设计的二进制四位串行加法器

  2. SSI设计的二进制四位串行加法器 这是我做的数字逻辑课程设计，希望能供大家学习指教！

  3. 所属分类：专业指导

    • 发布日期：2008-10-31
    • 文件大小：142336
    • 提供者：huawuque656367

  1. maxplus2教学.pp

  2. MAX+PLUS II 的输入方法有四种：文本输入、波形输入、图形输入、符号输入。我们在此以文本输入法为例来实现四位二进制加法器的设计，其余的输入设计法在后面另做介绍。

  3. 所属分类：讲义

    • 发布日期：2015-11-25
    • 文件大小：424960
    • 提供者：qq_33126795

  1. 加减交替法定点原码一位除法器

  2. 定点除法运算有两种不同的实现方法，一种是恢复余数法，即在运算过程中，必须先算减法，若余数为正，才知道够减，若余数为负，则知道不够减，不够减时必须恢复原来的余数，以便再继续往下运算。另一种是不恢复余数法，又称加减交替法，此次设计即是采用加减交替法来实现四位二进制数的定点原码一位除法。

  3. 所属分类：软件测试

    • 发布日期：2017-12-30
    • 文件大小：675840
    • 提供者：qq_41549357

  1. 计算机组成原理试题练习

  2. 计算机组成原理试题 课程代码：02318 一、单项选择题（本大题共15小题，每小题1分，共15分） 在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。 1.若二进制数为1111.101，则相应的十进制数为( )。 A.15.625 B.15.5 C.14.625 D. 14.5 2.在下列设备中，属于图形输入设备的是( )。 A.键盘 B.条形码阅读机 C.数字化仪 D.显示器 3.磁表面存储器记录信息是利用磁性材料的( )。 A.磁滞回

  3. 所属分类：C

    • 发布日期：2009-04-25
    • 文件大小：5120
    • 提供者：jiaozuospring

  1. 数字逻辑实验指导书

  2. 目录 第一部分 实验准备 第一章 数字逻辑实验要求 预备-1 第二章 数字逻辑实验基本知识 预备-2 第三章 MAX+plus II实验操作步骤 预备-5 第二部分 实验 实验一 逻辑门电路的功能与测试 实验-1 （一） 或门的逻辑功能测试 （二） 与非门74LS00的逻辑功能测试 （三） 或非门74LS02的逻辑功能测试 （四） 与非门74LS20的逻辑功能测试 （五） 异或门74LS86的逻辑功能测试 实验二 复合逻辑电路功能的实现测试 实验-6 （一） 用与非门组成异或门并测试验证其功能

  3. 所属分类：讲义

    • 发布日期：2018-11-27
    • 文件大小：737280
    • 提供者：qq_41614770

  1. jiafaqi.qpf

  2. 四位二进制加法器，九个输入，一个是低位向高位的进位，其余八个分别是两个加数。五个输出，一个是向高位的进位，还有四个是算术和。

  3. 所属分类：讲义

    • 发布日期：2019-05-08
    • 文件大小：1024
    • 提供者：cwhswcw

  1. 多位数加法器

  2. 串行进位加法器图3-12为四位串行进位加法器的逻辑框图。这种加法器的构成比较简单，只需把四个全加器串联起来即可，S0—最低位和数，…，S4—最高位和数。1.低位全加器的进位输出连到相邻高位全加器的进位输入。2.最低位全加器的进位端CI应当接0。这种加法器虽然各位相加是并行的，但其进位信号是由低位向高位逐级传递的，因此运算速度较慢。超前进位加法器为了提高加法器速度，在逻辑设计上采用了先行进位的方法。图3-13为四位二进制超前进位加法器CT74LS283的简化逻辑符号。A3～A0和B3～B0是四位加

  3. 所属分类：其它

    • 发布日期：2021-02-03
    • 文件大小：29696
    • 提供者：weixin_38660579
« 12 »