注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. VHDL 源程序集详细讲解 100例

  2. VHDL 源程序集 100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 第11例 七值逻辑线或分辨函数 第12例 转换函数 第13例 左移函数 第14例 七值逻辑程序包 第15例 四输入多路器 第16例 目标选择器 第17例 奇偶校验器 第18例 映射单元库及其使用举 第19例 循环边界常数化测试 第20例 保护保留字 第21

  3. 所属分类：其它

    • 发布日期：2009-05-03
    • 文件大小：233032
    • 提供者：tanhaijun2007

  1. 四位ALU算术逻辑单元设计实验

  2. 一. 实验目的 1. 了解ALU（算术逻辑单元）的功能和使用方法； 2. 认识和掌握超前（并行）进位的设计方法； 3. 认识和掌握ALU的逻辑电路组成； 4. 认识和掌握ALU的设计方法。

  3. 所属分类：专业指导

    • 发布日期：2009-06-13
    • 文件大小：121856
    • 提供者：Dylan_zb

  1. 计算机组成原理实验1-四位ALU算术逻辑单元设计实验

  2. 一. 实验目的 1.了解ALU的功能和使用方法 2.认识和掌握超前进位的设计方法 3.认识和掌握ALU的逻辑电路组成 4.认识和掌握ALU的设计方法 二. 实验原理 从结构原理图上可推知，本实验中的ALU运算逻辑单元由4个一位的ALU运算逻辑单元组成。每位的ALU电路由全加器和函数发生器组成。事实上，是在全加器的基础上，对全加器功能的扩展来实现符合要求的多种算术/逻辑运算的功能。为了实验多种功能的运算，An、Bn数据是不能直接与全加器相连接的，它们受到功能变量F3—F1的制约，由此，可由An、

  3. 所属分类：C

    • 发布日期：2009-12-10
    • 文件大小：412672
    • 提供者：L416116256

  1. 基于VHDL语言的4位算术逻辑单元（ALU）的设计

  2. ALU的算数运算主要以加、减法为主，至于乘法、除法则可用“移位”配合“加法”的方法加以处理，即可完成运算。虽然逻辑运算的种类很多，但实际上ALU中的逻辑电路单元通常只处理AND、OR、XOR、NOT这四种运算，其它的各种逻辑运算都可以由布尔代数化简，只需用AND、OR、XOR、NOT这四种运算便可完成。

  3. 所属分类：专业指导

    • 发布日期：2010-01-05
    • 文件大小：57344
    • 提供者：wzl880820

  1. 数字逻辑设计报告——四位ALU

  2. 关于4位ALU的数字逻辑设计报告，内容包括1．需求分析2．设计原理3．设计总体框图及流程4．实现和测试等内容

  3. 所属分类：专业指导

    • 发布日期：2010-07-03
    • 文件大小：130048
    • 提供者：surfing52

  1. 四位二进制ALU运算器

  2. 数字系统综合设计，实现四位二进制数逻辑运算和算术运算！

  3. 所属分类：专业指导

    • 发布日期：2010-07-18
    • 文件大小：262144
    • 提供者：daimengqing2009

  1. 四位ALU算术逻辑单元设计实验

  2. 中山大学计算机组成原理实验课程第一次实验报告

  3. 所属分类：专业指导

    • 发布日期：2010-10-16
    • 文件大小：203776
    • 提供者：DY_L1992

  1. 四位ALU算术逻辑单元设计实验

  2. 1. 了解ALU（算术逻辑单元）的功能和使用方法； 2. 认识和掌握超前（并行）进位的设计方法； 3. 认识和掌握ALU的逻辑电路组成； 4. 认识和掌握ALU的设计方法

  3. 所属分类：专业指导

    • 发布日期：2010-12-13
    • 文件大小：245760
    • 提供者：qq459729983

  1. 计算机组成原理四位ALU算术逻辑单元设计实验实验

  2. 四位ALU算术逻辑单元 word文档，适合中山大学学生使用

  3. 所属分类：专业指导

    • 发布日期：2010-12-13
    • 文件大小：147456
    • 提供者：wellsheep

  1. 四位ALU 数字逻辑设计报告

  2. 四位的ALU 数字逻辑设计报告 1．需求分析2．设计原理3．设计总体框图及流程4．实现和测试5．功能改进设想

  3. 所属分类：专业指导

    • 发布日期：2011-01-12
    • 文件大小：130048
    • 提供者：earthskys

  1. 四位ALU三种描述方法设计

  2. 四位ALU的三种描述方法，全部代码资源，可下载

  3. 所属分类：硬件开发

    • 发布日期：2011-11-30
    • 文件大小：16384
    • 提供者：doufangzheng

  1. 组成原理课程设计

  2. 7号，16号，29号指令，用VHDL语言实现16位锁存器和4位锁存器，并用modelsim进行仿真，给出必要的时序图

  3. 所属分类：嵌入式

    • 发布日期：2011-12-28
    • 文件大小：6291456
    • 提供者：richardkaola

  1. 四位ALU设计

  2. 四位ALU设计

  3. 所属分类：专业指导

    • 发布日期：2013-03-17
    • 文件大小：228352
    • 提供者：suojieshou

  1. verilog中用函数写alu

  2. verilog hdl中，用函数写alu算术逻辑单元，输入ab分别为三位，能执行四种运算

  3. 所属分类：其它

    • 发布日期：2014-12-10
    • 文件大小：207
    • 提供者：fengdeninanfly

  1. ALU加减运算电路

  2. verilog写的简单加减运算电路，完整的Quartus II工程文件，模拟四位二进制数的加减运算硬件单元

  3. 所属分类：讲义

    • 发布日期：2019-01-26
    • 文件大小：5242880
    • 提供者：qq_21456825

  1. Verilog实现ALU.zip

  2. 使用Verilog语言实现一个四位的ALU运算单元（包括设计文件和约束文件）

  3. 所属分类：其它

    • 发布日期：2019-10-22
    • 文件大小：1024
    • 提供者：weixin_42251545

  1. 计算机组成原理实验课程 实验一 运算器设计（加法器设计）8位可控加减法器设计、32位算术逻辑运算单元ALU设计alu.circ

  2. 8位可控加减法器设计、32位算术逻辑运算单元ALU设计、四位先行进位74182、四位快速加法器 、8位快速加法器、16位快速加法器、5位阵列乘法、6位补码阵列乘法器等电路，已画好。alu自动测试是100分。

  3. 所属分类：Linux

    • 发布日期：2020-05-16
    • 文件大小：727040
    • 提供者：CN_EventHorizon

  1. educoder运算器设计alu.circ

  2. educoder logism 计算机组成原理 8位可控加减法电路设计CLA182四位先行进位电路设计等九关完整答案，已通过。

  3. 所属分类：教育

    • 发布日期：2020-05-08
    • 文件大小：552960
    • 提供者：qq_39759475

  1. 华中科技大学计算机组成原理实验二运算器实验Logisim源文件8位可控加减法器设计32位算术逻辑运算单元ALU设计

  2. .circ文件。华中科技大学计算机组成原理实验二运算器实验Logisim源文件，里面有8位可控加减法器设计、32位算术逻辑运算单元ALU设计、四位先行进位74182、四位快速加法器 、8位快速加法器、16位快速加法器、5位阵列乘法、6位补码阵列乘法器等电路，已经连接画好了。alu自动测试是100分。

  3. 所属分类：专业指导

    • 发布日期：2020-05-06
    • 文件大小：41984
    • 提供者：OldHuangC

  1. CLA182四位先行进位电路设计.txt

  2. ####电路测试 完成实验后，利用文本编辑工具打开 alu.circ 文件，将所有文字信息复制粘贴到 Educoder 平台的 alu.circ 文件中，再点击评测按钮即可进行本关测试。平台会对你设计的电路进行自动测试，为方便测试，请勿修改子电路封装，本关测试用例如下:

  3. 所属分类：互联网

    • 发布日期：2020-06-01
    • 文件大小：655360
    • 提供者：qq_45772158
« 12 3 »