注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 在modesim中显示状态机变量参数名的两种方法及比较

  2. 对于VHDL，modelsim是直接支持的，对于verilog我们则需要动些小脑筯。我在网上搜罗了一下，主要包括以下两种方法： 1.通过modelsim的virtual type命令来实现。 2.通过条件编译指令来实现。

  3. 所属分类：其它

    • 发布日期：2020-08-04
    • 文件大小：50kb
    • 提供者：weixin_38751031