随着工艺节点的进步，SRAM中静态功耗占整个功耗的比例越来越大，纳米尺度的IC设计中，漏电流是一个关键问题。为了降低SRAM静态功耗，本文提出一种字线负偏压技术，并根据不同的工艺角，给出最合适的负偏压大小，使得SRAM漏电流得到最大程度的降低。仿真结果表明，SMIC 40nm工艺下，和未采用字线负偏压技术的6管SRAM存储单元相比，该技术在典型工艺角下漏电流降低11.8%，在慢速工艺角下漏电流降低能到达29.1%。