文章通过对1553B总线协议的研究，结合现代EDA技术，介绍了一种使用现场可编程逻辑器件(FPGA)设计1553B,总线协议用的manches-ter II型码解码器的方法。通过采用Verilog HDL硬件描述语言和原理图混合输入法，使设计简洁有效。通过OuartusII开发软件对设计进行了时序约束和分析，最后给出了时序仿真图，从而证明了这种设计是可行和可靠的。

引言 　　目前国内对1553B总线接口板的设计一般基于DDC公司BU-61580协议芯片完成，但只能完成协议处理部分，应用时还需外围的存贮器和微处理器等辅助芯片。故采用现场可编程门阵列（FPGA）实现整个接口板核心的设计。 　　1 系统总体架构 　　1553B总线信号进入接口板后，首先通过隔离变压器进行电平转化，使之匹配后面收发器的工作电压。收发器再把电平转化后1553B差分信号转化为可识别的TTL电平。但此时的信号仍然是曼彻斯特Ⅱ型码，故需经解码和串并转换，同时完成数据字的同步、数据、曼