详细阐述处理板的整体结构和DSP与PCI9656的接口电路设计原理的基础上，提出一种ADSP—TS201基于桥芯片PCI9656实现与CPCI总线通信的雷达信号处理板的设计方案，实现RocketIO到DSP数据的高速传输，它克服了传统雷达信号处理板通用性差的缺点。

在宽带雷达信号处理中，存在诸如回波采样率高、脉冲压缩（匹配滤波）运算量大、处理流程复杂、实时高分辨目标检测困难等一系列问题。为满足宽带雷达信号处理对处理速度和实时性的要求，提出一种基于4片ADSP-TS201S的DSP并行系统设计。通过分析比较3种ADSP-TS2 01S的并行处理结构，结合实际需求，采用外部总线共享与链路口混合耦合的多DSP并行处理系统方案。在设计中，利用FPGA实现数据传输和CPCI接口的逻辑控制。经验证，该系统具有运算能力强、片间通信灵活、并行处理效率高等优点。 　　1 系

本文在详细阐述处理板的整体结构和DSP与PCI9656的接口电路设计原理的基础上，提出一种ADSP—TS201基于桥芯片PCI9656实现与CPCI总线通信的雷达信号处理板的设计方案，实现RocketIO到DSP数据的高速传输，它克服了传统雷达信号处理板通用性差的缺点。

针对某雷达系统数据传输与控制的需求，提出了一种基于CPCI总线的雷达接收机数据传输接口实现方案。主要包括外围板卡端基于FPGA+PCI桥芯片架构的CPCI总线接口电路设计，主控板卡端基于WDM框架的驱动程序开发。测试结果表明,主控板卡能够有效完成与外围板卡间的数据传输与控制，性能指标符合系统设计要求。

摘 要：本文介绍了一种基于PCI总线的高速实时数据采集系统的设计与实现方法，主要讨论了高速数据采集的存储与传输的硬件解决方案，以及该系统的控制逻辑的实现，最后给出了控制逻辑仿真波形。关键词：PCI总线；CPCI总线；高速实时数据采集；FIFO；CPLD 引言目前的大多数雷达信号处理机都是采用自定义总线，不具有通用性，每进行一些系统功能的改变就需要大量的硬件改动。而CPCI总线作为一种新兴的工业总线，其采用了PCI总线的电气特性以及VME总线的物理特性，兼具了二者的优点，正在不断的推广应用。