SDRAM 的读写逻辑复杂，最高时钟频率达100 MHz 以上，普通单片机无法实现复杂的SDRAM 控制操作。复杂可编程逻辑器件CPLD具有编程方便，集成度高，速度快，价格低等优点。因此选用 CPLD 设计SDRAM 接口控制模块， 简化主机对SDRAM 的读写控制。通过设计基于CPLD 的SDRAM 控制器接口，可以在STM系列、ARM系列、STC系列等单片机和DSP等微处理器的外部连接SDRAM，增加系统的存储空间。