本文利用了丰富的存储器资源进行查找表运算，设计了一种基于分布式算法低通FIR滤波器;利用线性相位FIR滤波器的对称性减小了硬件规模;利用分割查找表的方法减小了存储空间;采用并行分布式算法结构和流水线技术提高了滤波器的速度，在FPGA上实现了该滤波器。

采用改进并行分布式算法设计了一种16抽头FIR数字低通滤波器，首先用Matlab工具箱中的FDATool设计滤波器系数，然后使用硬件描述语言Verilog HDL和原理图，实现了子模块和系统模块设计，在Matlab与QuartusII中对系统模块进行联合仿真。仿真结果表明，设计系统性能稳定，滤波效果良好，且实用性较强。

0 引言 　　传统数字滤波器硬件的实现主要采用专用集成电路(ASIC)和数字信号处理器(DSP)来实现。FPGA内部的功能块中采用了SRAM的查找表(lo-ok up table，LUT)结构，这种结构特别适用于并行处理结构，相对于传统方法来说，其并行度和扩展性都很好，它逐渐成为构造可编程高性能算法结构的新选择。 　　分布式算法是一种适合FPGA设计的乘加运算，由于FPGA中硬件乘法器资源有限，直接应运乘法会消耗大量的资源。本文利用了丰富的存储器资源进行查找表运算，设计了一种基于分布式算法低

摘要：提出了一种采用现场可编码门阵列器件（FPGA）并利用窗函数法实现线性FIR数字滤波器的设计方案，并以一个十六阶低通FIR数字滤波器电路的实现为例说明了利用Xilinx公司的Virtex-E系列芯片的设计过程。对于在FPGA中实现FIR滤波器的关键——乘加运算，给出了将乘加运算转化为查找表的分布式算法。设计的电路通过软件进行了验证并进行了硬件仿真，结果表明：电路工作正确可靠，能满足设计要求。 关键词：FIR滤波器 FPGA 窗函数 分布式算法 流水线随着数字技术日益广泛的应用，以现场可