您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. 基于FPGA和AD1836的I2S接口设计

  2. AD1836是ADI公司新推出的一款高性能的单片声码器,适用于数字音频系统。它采用5V供电,数字接口输入输出电平为LVTTL电平,可以直接和一般的FPGA连接。AD1836集成了3路立体的D/A和两路立体的A/D,参考电压为2.25V,为了降低信号的干扰,模拟信号的输入输出均采用差分的形式,输入输出模拟信号的最大峰峰值为5.6V。其中A/D和D/A的数字接口可以配置为I2S接口模式,本文主要以AD1836中的D/A为例介绍I2S接口的设计。
  3. 所属分类:其它

    • 发布日期:2020-10-19
    • 文件大小:165888
    • 提供者:weixin_38657465
  1. EDA/PLD中的基于FPGA和AD1836的I2S接口设计

  2. I2S总线协议简介   I2S(Inter IC Sound Bus)是飞利浦公司为数字音频设备之间的音频数据传输而制定的一种总线标准,它既规定了硬件接口规范,也规定了数字音频数据的格式。I2S有三个主要的信号:   (1)串行时钟BCLK,也叫位时钟,即对应于数字音频的每一位数据,BCLK都有一个脉冲。BCLK的频率=2×采样率×采样位数。   (2)帧时钟LRCLK,用于切换左右声道的数据。LRCLK为“1”表示正在传输的是右声道的数据,为“0”则表示正在传输的是左声道的数据。LRCL
  3. 所属分类:其它

    • 发布日期:2020-11-19
    • 文件大小:131072
    • 提供者:weixin_38706743
  1. 基于FPGA和AD1836的I2S接口设计

  2. I2S总线协议简介   I2S(Inter IC Sound Bus)是飞利浦公司为数字音频设备之间的音频数据传输而制定的一种总线标准,它既规定了硬件接口规范,也规定了数字音频数据的格式。I2S有三个主要的信号:   (1)串行时钟BCLK,也叫位时钟,即对应于数字音频的每一位数据,BCLK都有一个脉冲。BCLK的频率=2×采样率×采样位数。   (2)帧时钟LRCLK,用于切换左右声道的数据。LRCLK为“1”表示正在传输的是右声道的数据,为“0”则表示正在传输的是左声道的数据。LRCL
  3. 所属分类:其它

    • 发布日期:2021-01-19
    • 文件大小:160768
    • 提供者:weixin_38594252