FPGA DDS VHDL 引言 目前市面上有多种DDS(直接数字合成)信号源芯片，如美国AD公司的AD9850，这类专用芯片由于价格昂贵、功能固定单一，使其应用受到限制。本文采用Altera公司的ACEXIK系列FPGA(现场可编程门阵列)器件，在一个FPGA器件中就可以很方便地实现相位累加器和波形查找表。使用VHDL(甚高速集成电路硬件描述语言)在QuartusII工具软件的环境中进行设计，可以一气呵成地完成硬件设计、仿真、综合、测试，直至对FPGA器件的配置，从而大大简化了设计过程、提高

目前，基于直接数字频率合成DDS（Direct Digital Frequency Synthesis） 是一种以固定的精确时钟源为基准，利用数字处理模块产生频率和相位均可调的输出信号的技术。DDS部分功能由FPGA来实现，微处理器芯片用于完成控制功能，这种结构电路复杂，开发周期长，系统的软硬件升级也存在困难。用户通过拨码开关输入所需频率信号的数据，利用单片机寻址相应的频率控制字，输入DDS芯片内核，通过改变调用ROM表中频率控制字的地址，来实现输出频率跳变的目的，同时在DDS输出端增加一个低通

包含综合文件以及仿真文件，Verilog编写