注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于FPGA_CPLD的通用异步通信接口UART的设计

  2. 　UART(通用异步接收发送设备)是一种短距离串行传输接口。在数字通信和控制系统中得到广泛应用。 FPGA/CPLD是大规模集成电路技术发展的产物,是一种半定制的集成电路。结合计算机软件技术(EDA 技术)可以快速、方便地构建数字系统。本文介绍一种采用可编程逻辑器件 FPGA/CPLD实现UART的方 法,将UART的核心功能集成到 FPGA/CPLD上,本设计包含UART的发送模块、接收模块和波特率发生 器,所有功能的实现全部采用VHDL硬件描述语言来进行描述。设计、综合、仿真在QUARTU

  3. 所属分类：硬件开发

    • 发布日期：2010-08-16
    • 文件大小：568kb
    • 提供者：qq852043265

  1. 基于FPAG的通用异步收发器设计

  2. 通用异步收发器（Universal Asynchronous Receiver Transmitter，UART）是一种支持短距离传输的串行通信接口，在微机和外设之间的数据交换。常常用于短距离、低速、低成本的通信中。8250、8251、NS16450等芯片都是常见的UART器件。随着半导体技术的革命性进步，数百万的晶体管被集成到电上系统来实现，不仅能使整个系统更为灵活、紧凑、减小整个电路的体积，而且提高了系统的可靠性和稳定性。 本设计采用采用自顶向下（Top_Down）的设计方法，使用Veri

  3. 所属分类：专业指导

    • 发布日期：2012-12-28
    • 文件大小：3mb
    • 提供者：liupingtoday

  1. ARM嵌入式系统开发典型模块（高清完整版）

  2. 第1部分　硬件典型模块 第1章　基于ARM的最小系统模块　3 1.1　嵌入式系统简介　3 1.1.1　嵌入式系统的概念　3 1.1.2　嵌入式系统的结构　3 1.1.3　嵌入式系统的特点　5 1.1.4　嵌入式系统的发展趋势　6 1.2　最小系统结构及框图　7 1.3　最小系统的电源设计　8 1.4　最小系统的时钟系统设计　14 1.5　最小系统的复位系统设计　17 1.6　最小系统的存储器系统设计　20 1.7　最小系统的软件设计　24 1.7.1　ARM嵌入式操作系统简介及选择　24 1.

  3. 所属分类：硬件开发

    • 发布日期：2014-10-25
    • 文件大小：8mb
    • 提供者：jsntghf

  1. 基于verilog实现pc与fpga的uart通信.zip

  2. 设计一个能进行异步全双工串行通信的模块，该模块以固定的串行数据传送格式收发数据。 基本设计要求： （1） 每帧数据供 10 位，其中 1 位启动位，8 位数据位，1 位停止位 （2） 波特率为：9600 或 115200 （3） 收/发时钟频率与波特率之比为 16 （4） 实现与 PC 机的通信，PC 机端采用串口调试助手 提高设计要求： （1） 模块发送的数据由 PC 端的串口调试助手接收，要求能发送数字和中文（一首古诗，在 FPGA 内采 用 ROM 的方式存储中文内码），并

  3. 所属分类：其它

  1. 数据采集系统中基于FPGA消除尖峰脉冲干扰.pdf

  2. 数据采集系统中基于FPGA消除尖峰脉冲干扰pdf,48 化工自动化及仪表 第36卷 WHEN C00]n= >daTA data dAtA datAdaTA NULL 号经过倍频、辨向、计数后的时序图。 END CASE 2μ4 3 5μs6 END IF 在该描述中可见,电路中还引人了一个时钟信 B 号来同步计数器的操作,此时钟信号除了驱动该计 数模块的比较和计数操作按一定的时间问隔执行 Ok 外,还起到了抗干扰的功能。采用了外部时钟来使 clk count 计数操作同步,只有在同步时

  3. 所属分类：其它

    • 发布日期：2019-09-14
    • 文件大小：265kb
    • 提供者：weixin_38744207

  1. 基于FPGA的UART通信接口电路设计

  2. 随着煤矿设备自动化程度的不断提高,对信号的传输也提出了越来越高的要求。本文设计了一种基于现场可编程门阵列(field programmable gate array,FPGA)的RS232接口电路。首先,分析了FPGA在设计通用串行收发器(universal asynchronous receiver and transmitter,UART)接口电路中的优势。该接口电路主要分为UART接收子模块、波特率发生器、先进先出(first in first out,FIFO)模块、UART发送子模块、

  3. 所属分类：其它

    • 发布日期：2020-05-31
    • 文件大小：354kb
    • 提供者：weixin_38501299

  1. 基于FPGA的八通道高速ADC的时序设计

  2. 针对八通道采样器AD9252的高速串行数据接口的特点，提出了一种基于FPGA时序约束 的高速解串方法。使用Xilinx公司的FPGA接收高速串行数据，利用FPGA内部的时钟管理模块DCM、位置约束和底层工具Planahead实现高速串并转换中数据建立时间和保持时间的要求，实现并行数据的正确输出。最后通过功能测试和时序测试，验证了设计的正确性。此方法可适用于高端和低端FPGA，提高了系统设计的灵活性，降低了系统的成本。

  3. 所属分类：其它

    • 发布日期：2020-07-31
    • 文件大小：73kb
    • 提供者：weixin_38652090

  1. 基于FPGA单片机的多机串行通信网络

  2. 本文的主要目的是基于FPGA设计一个集成16个简单UART(通用异步接收发送设备)的模块，该模块采用VHDL语言描述。主单片机通过并口与FPGA相连，FPGA通过16个UART分别与16个从单片机相连，实现单片机串行通信网络系统。

  3. 所属分类：其它

    • 发布日期：2020-08-05
    • 文件大小：75kb
    • 提供者：weixin_38547882

  1. FPGA的单片机多机串行通信网络

  2. 本文的主要目的是基于FPGA设计一个集成16个简单UART（通用异步接收发送设备）的模块，该模块采用VHDL语言描述。主单片机通过并口与FPGA相连，FPGA通过16个UART分别与16个从单片机相连，实现单片机串行通信网络系统。

  3. 所属分类：其它

    • 发布日期：2020-08-05
    • 文件大小：75kb
    • 提供者：weixin_38646914

  1. 基于FPGA的IRTG-B码编解码器的设计与实现

  2. 基于FPGA的IRIG-B码编解码器有利于硬件电路的简化并缩短开发周期，同时其工作稳定，可靠性高，可提供精确时间信息，在工程实践中得到日益广泛的应用。本系统采用模块化设计，其系统的各个模块之间有较好的关联性，又有一定的独立性，便于后期对系统功能的扩展。当以串行方式进行数据传输，用一个I／O端口即可完成数据的接收和发送，因而既节省系统资源，又可解决并行传输通道之间的相互干扰问题。

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：281kb
    • 提供者：weixin_38735987

  1. 基于FPGA和单片机的串行通信接口设计

  2. 单片机部分先对FPGA发送过来的文件头进行确认，正确就接收文件，否则放弃接收的数据。根据FPGA发送模块的协议，对串口控制寄存器SCON和波特率控制寄存器PCON的设置即可实现。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：122kb
    • 提供者：weixin_38712416

  1. 通信与网络中的基于FPGA的UART接口模块设计

  2. 更多通信方案，尽在维库技术资料网 http://www.dzsc.com/data 　　UART（UniversalAnynchronousReceiverTransmitter,通用异步接收发送器）是广泛应用的串行数据传输协议之一，其应用范围遍及计算机外设、工控自动化等场合。虽然USB传输协议比UART协议有更高的性能，但电路复杂开发难度大，并且大多数的微处理器只集成了UART,因此UART仍然是目前数字系统之间进行串行通信的主要协议。 　　随着FPGA的广泛应用，经常需要FPGA与其他数

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：319kb
    • 提供者：weixin_38696143

  1. 基于FPGA的通用异步收发器设计

  2. 采用Verilog HDL语言作为硬件功能的描述，运用模块化设计方法分别设计了通用异步收发器(UART)的发送模块、接收模块和波特率发生器，并结合现场可编程门阵列(FPGA)的特点，实现了一个可移植的UART模块。该设计不仅实现了串行异步通信的主要功能，而且电路简单，工作稳定、可靠，可以将其灵活地嵌入到各个通信系统中。

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：326kb
    • 提供者：weixin_38736760

  1. 通信与网络中的基于FPGA实现异步串行通信

  2. 摘要：为了适应全数字化自动控制更加广泛的应用，采用现场可编程门阵列（FPGA）对异步串行通信控制器（UART）进行多模块的系统设计的方法，使串口通信的集成度更高。 　　对UART系统结构进行了模块化分解，可分为三个模块：FPGA波特率发生器控制模块、FPGA数据发送模块及数据接收模块。采用Verilog语言描述硬件功能，利用Xilinx公司的FPGA芯片，在Xilinx ISE Design Suite 13.4环境下进行设计、编译、综合、下载。采用第三方仿真工具ModelSim进行模拟仿真。

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：256kb
    • 提供者：weixin_38740397

  1. 基于导航基带芯片的UART的设计和仿真

  2. 设计了一款带自动波特率检测且误差较小的UART模块，旨在获得良好的通信功能。该模块支持全双工的串行数据传输和红外通信功能，且支持DMA模式以减少CPU的占用时间。UART的发送和接收通道各有一个FIFO模块。最后，利用Verilog语言的硬件实现方法在FPGA平台上进行了验证。

  3. 所属分类：其它

    • 发布日期：2020-10-18
    • 文件大小：220kb
    • 提供者：weixin_38668243

  1. 基于FPGA的串行接收模块的设计

  2. 基于FPGA的串行接收模块的设计、电子技术,开发板制作交流

  3. 所属分类：其它

    • 发布日期：2021-02-03
    • 文件大小：235kb
    • 提供者：weixin_38668335

  1. 基于FPGA的串行接口芯片的设计与应用

  2. 介绍了一种用FPGA代替传统的串行接口实验芯片的设计方法。根据可编程串行接口芯片8251A标准及功能，划分其功能模块，使用ISE和Modelsim软件，利用VHDL语言完成了8251A的逻辑设计、功能仿真、综合实现和布局布线，使用ISE的iMPACT工具将生成的配置文件加载到实际的硬件环境中测试，验证了该方案的可行性，成功完成了串行通讯接收发送实验，提出了利用该方法在实验课程改革中的应用。

  3. 所属分类：其它

    • 发布日期：2021-01-31
    • 文件大小：712kb
    • 提供者：weixin_38550605

  1. 基于FPGA的34位串行编码信号设计与实现

  2. 为实现某专用接口装置的接口功能检测，文中详细地介绍了一种34位串行码的编码方式，并基于FPGA芯片设计了该类型编码的接收、发送电路。重点分析了电路各模块的设计思路。电路采用SOPC模块作为中心控制器，设计简洁、可靠。试验表明：该设计系统运行正常、稳定。

  3. 所属分类：其它

    • 发布日期：2021-01-31
    • 文件大小：549kb
    • 提供者：weixin_38631225

  1. 基于FPGA的多路正弦波信号发生器专用芯片设计

  2. 目前，正弦波信号发生器技术正逐渐成熟，各种直接数字频率合成器(DDS)集成电路如AD9850等已得到广泛应用；FPGA方面也已经有相关的DDS设计。但DDS专用芯片还很少见。本文介绍了一种工作频率为25 MHz、可进行异步串行通信、频率相位可调的3路正弦波信号发生器专用芯片的设计方法。 　　本设计采用OR1200处理器作为主控制器，通过Wishbone总线将3个DDS模块、UART控制器模块、片内RAM模块连接到系统中，构建出一个硬件平台；然后对OR1200进行软件编程，使UART控制器接收专

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：168kb
    • 提供者：weixin_38601215

  1. 基于FPGA的UART接口模块设计

  2. 更多通信方案，尽在维库技术资料网 https://www.dzsc.com/data 　　UART（UniversalAnynchronousReceiverTransmitter,通用异步接收发送器）是广泛应用的串行数据传输协议之一，其应用范围遍及计算机外设、工控自动化等场合。虽然USB传输协议比UART协议有更高的性能，但电路复杂开发难度大，并且大多数的微处理器只集成了UART,因此UART仍然是目前数字系统之间进行串行通信的主要协议。 　　随着FPGA的广泛应用，经常需要FPGA与其他

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：396kb
    • 提供者：weixin_38691641
« 12 »