学习VHDL和FPGA的经典资料 第 1 章 概述 1.1 EDA 技术及其发展 1.2 EDA 技术实现目标 1.3 硬件描述语言VHDL 1.4 VHDL 综合 1.5 基于VHDL 的自顶向下设计方法 1.3 EDA 技术的优势 1.3 EDA 的发展趋势 【习题】 第 2 章 EDA 设计流程及其工具 2.1 设计流程 2.1.1 设计输入(原理图／HDL 文本编辑) 2.1.2 综合 2.1.3 适配 2.1.4 时序仿真与功能仿真 2.1.5 编程下载 2.1.6 硬件测试 2.2

综合 1.5 基于VHDL 的自顶向下设计方法 1.3 EDA 技术的优势 1.3 EDA 的发展趋势 【习题】 第 2 章 EDA 设计流程及其工具 2.1 设计流程 2.1.1 设计输入(原理图／HDL 文本编辑) 2.1.2 综合 2.1.3 适配 2.1.4 时序仿真与功能仿真 2.1.5 编程下载 2.1.6 硬件测试 2.2 ASIC 及其设计流程 2.2.1 ASIC 设计方法 2.2.2 一般ASIC 设计的流程 2.3 常用EDA 工具 2.3.1 设计输入编辑器 2.3.2

绍基于FPGA嵌入式系统的多通道高速数据采集模块控制器的IP核设计。采用TI公司的6通道同步采集A／D转换器件(ADS8364)，针对该器件使用硬件描述语言设计IP核，实现对采集数据的处理，同时设计了IP核与嵌入式系统的接口。在Xilinx公司的ISE开发工具中，利用FPGA器件中的硬 FIFO控制器辅助设计IP核，利用嵌入式开发工具EDK建立FPGA嵌入式系统，并添加和修改了用户自定义IP核，通过仿真验证了该方法的实效性。

介绍了在大型工业模拟仿真系统中，利用FPGA和软IP核实现数据采集及收发控制的方案，并对其进行设计实现。重点阐述了在发送指令和采集接收两种数据流模式下，该IP核的控制处理逻辑及工作状态机的设计及实现。同时，设计仿真测试对其进行验证。经测试验证，该IP核能实现对前端模拟仿真设备状态实时采集并控制的功能，达到了设计目的。

摘要 介绍基于FPGA嵌入式系统的多通道高速数据采集模块控制器的IP核设计。采用TI公司的6通道同步采集A／D转换器件(ADS8364)，针对该器件使用硬件描述语言设计IP核，实现对采集数据的处理，同时设计了IP核与嵌入式系统的接口。在Xilinx公司的ISE开发工具中，利用FPGA器件中的硬 FIFO控制器辅助设计IP核，利用嵌入式开发工具EDK建立FPGA嵌入式系统，并添加和修改了用户自定义IP核，通过仿真验证了该方法的实效性。 　　随着可编程逻辑器件的不断进步和发展，FPGA在嵌入式系统