注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于FPGA动态局部重配置技术的热电厂集中监控系统

  2. 项目创新点论述 ①分散处理、统一管理的控制理念。在现代的工业自控当中对大型工业流程的分散处理、统一管理成本较高，而且设备的工业级实时监测系统和视频监控系统都需要进行大量的处理，使得成本高，但集中调控性不强，而本系统通过对FPGA的区域配置，将上述功能集于一身；不仅成本低廉，体积较小，并且工业级效率也会优于现在主流产品；而且全方位、立体化的集中控制，更可以在异常出现时，通过应用FPGA动态局部重配置技术，第一时间做出反应，由于工业生产车间有很多工作人员不易于频繁到达的区域，本系统可以提供异常发生

  3. 所属分类：硬件开发

    • 发布日期：2009-12-01
    • 文件大小：685kb
    • 提供者：holycafe

  1. 基于FPGA技术的QPSK数字调制与解调仿真

  2. FPGA（现场可编程门阵列技术）是二十年前出现，而在近几年快速发展的可编程逻辑器件技术。这种基于EDA技术的芯片正在成为电子系统设计的主流。大规模可编程逻辑器件FPGA是当今应用最广泛的可编程专用集成电路（ASIC）。设计人员利用它可以在办公室或实验室里设计出所需的专用集成电路，从而大大缩短了产品上市时间，降低了开发成本。此外，FPGA还具有静态可重复编程和动态在系统重构的特性，使得硬件的功能可以像软件一样通过编程来修改。因此，FPGA技术的应用前景非常广阔。 数字调制解调技术在数字通信中占有

  3. 所属分类：电信

    • 发布日期：2011-06-13
    • 文件大小：613kb
    • 提供者：diezise3

  1. 基于FPGA的动态可重构系统设计与实现

  2. FPGA局部动态可重构技术的特征是将整体按功能或按时序分解为不同的组合，并根据实际需要，分时对芯片进行局部动态重构，以较少的硬件资源实现较大的时序系统整体功能

  3. 所属分类：硬件开发

    • 发布日期：2011-06-24
    • 文件大小：457kb
    • 提供者：s_engineer

  1. 基于FPGA的动态可重构系统设计与实现

  2. 可重构计算技术能够提供硬件的效率和软件的可编程性，它综合了微处理器和ASIC的特点，在空间维和时间维上均可变

  3. 所属分类：硬件开发

    • 发布日期：2014-08-10
    • 文件大小：457kb
    • 提供者：ruanruo1966

  1. (FPGA学习)基于FPGA的动态可重构系统设计与实现.pdf

  2. 近年来,随着计算机技术的发展,尤其是现场可编程门阵列FPGA的出现,使实时电路重构成为研究热点。基 于FPGA的重构系统具有自适应、自主修复特性,在空间应用中具有非常重要的作用。介绍FPGA可重构技术的分类以及 动态可重构技术的原理,并在此基础之上选取Virtex24系列FPGA给出一种动态重构的应用以及具体实现,即通过微处理 器(ARM)结合多个FPGA,并采用一种新的边界扫描链方法对多个FPGA进行配置,从而实现局部动态可重构。这种实现 方法具有较强通用性和适于模块化设计等优点。

  3. 所属分类：硬件开发

    • 发布日期：2019-05-23
    • 文件大小：506kb
    • 提供者：drjiachen

  1. 可重构和自适应计算：理论与应用.pdf

  2. 可重构计算技术和自适应系统作为最有前途的微处理器体系结构之一引起了人们的极大兴趣。 可重构系统的起源，也被称为可编程逻辑器件或现场可编程门阵列(fpga)，已经演变成今天复杂的片上系统fpga、动态可重构fpga，以及各种自适应计算设备。 已经进行了许多方法来探索比原始性能更可靠的度量标准，比如灵活性、可靠性和低功耗。 本书介绍并演示了可重构和自适应计算系统硬件体系结构方面的最新研究活动。 本书涵盖了三个主要主题:可重构系统、片上网络和系统协同设计。 第一节包括四个关于可重构系统的有趣工作。

  3. 所属分类：其它

    • 发布日期：2019-07-23
    • 文件大小：10mb
    • 提供者：weixin_39840387

  1. LATTICE开发板原理图测试代码软件使用以及中文资料2.pdf

  2. [原创] LATTICE开发板原理图测试代码软件使用以及中文资料 [复制链接]器件的主要特性 非易失,无限次重构 瞬时上电,数微秒 单片,无外部配置存储器 很高的设计安全性,不能戳取位流 用数毫秒重构基于SRM的逻辑 通过系统配置和JTAG口对SRM和非易失存储器编程 支持非易失存储跽的后台编程 睡眠模式 静态电流减小100倍 TransFR重构 系统正常工作时,可进行现场更新逻辑 大量I/0 -256到2280查找表 73到271个I/(0,有多种封装选择 支持密度迂移 无铅的、符合ROHS标

  3. 所属分类：专业指导

    • 发布日期：2019-08-31
    • 文件大小：446kb
    • 提供者：drjiachen

  1. 基于FPGA的动态可重构系统设计与实现

  2. 文章主要介绍一个基于FPGA的动态可重构系统设计。

  3. 所属分类：其它

    • 发布日期：2020-07-31
    • 文件大小：109kb
    • 提供者：weixin_38629939

  1. 基于FPGA的嵌入式以太网与Matlab通信系统设计

  2. 本文研究了TCP／IP通信协议在Xilinx公司FPGA上的实现，介绍了其软硬件的系统组成及原理，通过建立一个例子加以说明和应用这个设计平台，证明了此平台设计可行性，并且完成了FPGA与Matlab的通信，为数据的实时显示及实时控制提供了很好的平台和设计方法，本设计也完成了CPU软核设计的实现，其功能可根据需要进行定制，非常灵活，不但引入了软核处理器和嵌入式操作系统Xilkernel，而且应用了Lw-IP_300b栈，使用大量的IP核，这样大大降低了系统平台的复杂度，缩短了开发的周期，其软硬件部

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：213kb
    • 提供者：weixin_38539053

  1. 基于ARM+FPGA的真空冻干控制系统设计

  2. 本系统采用了ARM与FPGA的双核处理器，与现在常用的PLC控制相比，大幅提高了系统功能及运算速度，采用FPGA的可重构计算技术，可实现动态系统的更新与升级，及远程系统的更新与维护。

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：409kb
    • 提供者：weixin_38693589

  1. 基于PCIe的DMA传输在UM-BUS测试系统中的设计与应用

  2. 动态可重构高速串行总线(UM-BUS)是一种利用多通道并发冗余的方式来实现总线动态容错的高速串行总线。它的测试系统可以实现对总线的通信过程进行监测、存储与分析。由于测试系统需要在数据采集终端与PC之间建立高带宽的通信通道，设计了UM-BUS总线测试系统的PCIe2.0 x1通道的应用方案，设计并实现了基于FPGA的PCIe总线DMA数据传输方案。实验测试结果表明，实际传输速度可以稳定达到200 MB/s以上，完全满足总线测试系统中对数据传输速率的要求。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：368kb
    • 提供者：weixin_38620893

  1. 嵌入式系统/ARM技术中的FPGA动态局部可重构中基于TBUF总线宏设计

  2. 引 言 　　FPGA动态局部可重构技术是指允许可重构的器件或系统的一部分进行重新配置，配置过程中其余部分的工作不受影响。动态局部可重构缩短了重构的时间，减少了系统重构的开销，提高了系统的运行效率。局部动态可重构技术中通常将系统划分为固定模块和可重构模块。可重构模块与其他模块之间的通信(包括可重构模块和固定模块之间、可重构模块和可重构模块之间)都是由总线宏实现的。 　　动态可重构技术在FPGA中的实现是Xilinx公司首先提出的，并且提供了相应的开发工具和开发流程。他们从Virtex系列器件开

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：195kb
    • 提供者：weixin_38713412