注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于FPGA的多功能数字钟

  2. 数字钟的基本功能，包括详细的Verilog语言，还有一份Word报告

  3. 所属分类：硬件开发

    • 发布日期：2009-12-28
    • 文件大小：351kb
    • 提供者：liyang87311

  1. 基于FPGA设计多功能数字钟（VHDL程序）

  2. 多功能数字钟VHDL程序 本文所设计的数字钟具有通过reset键对时、 分、 秒调整功能.该设计分为六个部分： 六进制计数器 counter6，十进制计数器 counter10 ，二十四进制计数器 counter24， 时钟模块 bclock， LED扫描显示模块 ledctrl，以及顶层设计。设计使用VHDL 语言， 程序代码如下：

  3. 所属分类：硬件开发

    • 发布日期：2010-04-12
    • 文件大小：37kb
    • 提供者：ttt19880110

  1. 基于FPGA的多功能数字钟设计论文

  2. 基于FPGA的多功能数字钟设计论文，本文介绍了利用EDA技术的多功能数字钟设计

  3. 所属分类：硬件开发

    • 发布日期：2010-05-19
    • 文件大小：256kb
    • 提供者：Joanna21201

  1. 基于Cyclone II的多功能数字钟

  2. 基于ALTERA公司的Cyclone II系列的EP2C35F672C6编写的数字钟程序，绝对原创。其中包含调试过程中遇到的错误，以及错误解决方法记录和心得体会。

  3. 所属分类：C

    • 发布日期：2010-08-11
    • 文件大小：1mb
    • 提供者：ly627851277

  1. 基于FPGA 多功能数字钟程序

  2. FPGA vhdl编写的多功能数字钟程序 包含时钟功能 调时功能 报时功能

  3. 所属分类：硬件开发

    • 发布日期：2010-12-22
    • 文件大小：2mb
    • 提供者：geniusdim

  1. 基于Verilog HDL设计的多功能数字钟

  2. 本文利用Verilog HDL 语言自顶向下的设计方法设计多功能数字钟，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成综合、仿真。此程序通过下载到FPGA 芯片后，可应用于实际的数字钟显示中。

  3. 所属分类：嵌入式

    • 发布日期：2011-02-22
    • 文件大小：122kb
    • 提供者：zhlyz2003

  1. 基于FPGA和SOPC的多功能数字钟设计

  2. 本文基于硬件描述语言VHDL，采用自顶向下设计的思想，综合了FPGA和SPOC技术，完成了一种具有校时、计时功能的数字钟设计方案。应用了VHDL硬件描述语言的模块化设计，在FPGA中实现了数字钟分频和计数模块的设计，然后将数据在SOPC中完成译码与显示。本设计下载到EP2C35平台上，结果显示运行正确。

  3. 所属分类：硬件开发

    • 发布日期：2011-03-07
    • 文件大小：3mb
    • 提供者：xijianping2010

  1. 基于FPGA的多功能数字钟

  2. 基于FPGA的多功能数字钟 基于FPGA的多功能数字钟 基于FPGA的多功能数字钟

  3. 所属分类：电信

    • 发布日期：2011-06-06
    • 文件大小：351kb
    • 提供者：wyf200913866

  1. 多功能数字钟

  2. 基于DE0板的多功能数字钟，使用quartus软件编程，采用verilog语言

  3. 所属分类：C/C++

    • 发布日期：2011-10-20
    • 文件大小：2mb
    • 提供者：longbing16

  1. 多功能数字时钟源代码

  2. 基于FPGA的多功能数字时钟的源代码，用QUARTUS II 软件平台来仿真实现。

  3. 所属分类：其它

    • 发布日期：2012-05-15
    • 文件大小：68kb
    • 提供者：tyming123

  1. 多功能电子时钟

  2. 本课题研究是基于verilog hdl语言开发的一个多功能电子时钟程序，很具有参考价值。可供初学者参考，对初学者有一定的启蒙作用。

  3. 所属分类：其它

    • 发布日期：2014-02-09
    • 文件大小：436kb
    • 提供者：wind_forever

  1. 基于FPGA的多功能数字钟的设计与实现

  2. 数字钟的设计与实现相关资料，采用了现在最广泛的可编程逻辑门阵列FPGA

  3. 所属分类：软件测试

    • 发布日期：2014-04-16
    • 文件大小：294kb
    • 提供者：u014748805

  1. 基于Xilinx FPGA的数字钟设计

  2. Verilog编写，多功能数字钟，具有基本显示，调时，电台报时和闹钟功能，分模块设计

  3. 所属分类：硬件开发

    • 发布日期：2015-01-01
    • 文件大小：479kb
    • 提供者：yewen1993

  1. 基于Verilog HDL 设计的多功能数字钟

  2. 本文利用Verilog HDL 语言自顶向下的设计方法设计多功能数字钟，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Altera QuartusⅡ4.1 和ModelSim SE 6.0 完成综合、仿真。此程序通过下载到FPGA 芯片后，可应用于实际的数字钟显示中。

  3. 所属分类：硬件开发

  1. 基于FPGA用Verilog HDL语言实现的多功能数字钟

  2. 这是一个基于FPGA，用Verilog HDL语言实现的多功能数字钟，课程设计的项目。

  3. 所属分类：其它

    • 发布日期：2017-12-05
    • 文件大小：1mb
    • 提供者：rushierer

  1. 基于FPGA的多功能数字钟设计

  2. 该程序是用VHDL语言编写的，具有数字钟最基本的功能

  3. 所属分类：硬件开发

    • 发布日期：2009-03-01
    • 文件大小：876kb
    • 提供者：jiyulin1022

  1. VHDL多功能数字钟

  2. 基于VHDL语言设计出数字钟，具有24小时数码管显示，整点报时，时间设置，闹钟设置，FPGA技术的层次化设计方法；闹钟模拟高低音发声；

  3. 所属分类：硬件开发

    • 发布日期：2018-07-29
    • 文件大小：265kb
    • 提供者：hk_dz

  1. 基于FPGA的多功能时钟（verilog语言）.zip

  2. 基于FPGA的多功能时钟（verilog语言） 基于GX-SOC/SOPC专业级创新开发实验平台，实现以下功能 1 数字钟功能：可以显示时、分、秒。 2 调时功能：可以校正时间。 3 闹钟功能：能对设置的时间进行蜂鸣器提醒。 4 秒表功能：能对设置的时间进行倒计时。 5 日期设置功能：可以显示年月日并进行设置。

  3. 所属分类：硬件开发

    • 发布日期：2020-01-31
    • 文件大小：14mb
    • 提供者：qq_42816434

  1. 嵌入式系统/ARM技术中的基于FPGA的多功能数字钟设计

  2. 现场可编程门阵列（Field Programmable Gate Arrays,FPGA）是一种可编程使用的信号处理器件。通过改变配置信息，用户可对其功能进行定义，以满足设计需求。通过开发，FPGA能够实现任何数字器件的功能。与传统数字电路相比，FPGA具有可编程、高集成度、高可靠性和高速等优点。 　　1 数字钟总体设计 　　本文以FPGA平台为基础，在QuartusⅡ开发环境下设计开发多功能数字钟。数字钟实现的功能如下： 　　1）计时功能：进行正常的时、分、秒计时，并由6只8段数码管分别

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：165kb
    • 提供者：weixin_38526751

  1. 基于FPGA的多功能数字钟设计

  2. 现场可编程门阵列（Field Programmable Gate Arrays,FPGA）是一种可编程使用的信号处理器件。通过改变配置信息，用户可对其功能进行定义，以满足设计需求。通过开发，FPGA能够实现任何数字器件的功能。与传统数字电路相比，FPGA具有可编程、高集成度、高可靠性和高速等优点。 　　1 数字钟总体设计 　　本文以FPGA平台为基础，在QuartusⅡ开发环境下设计开发多功能数字钟。数字钟实现的功能如下： 　　1）计时功能：进行正常的时、分、秒计时，并由6只8段数码管分别

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：187kb
    • 提供者：weixin_38697274
« 12 »