注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于FPGA的CCD成像系统设计

  2. 为了实现系统的便携化，课题采用区别于传统专用集成电路（Appication Specific Intergrated Circuit ASIC）架构，基于可编程逻辑器件（Filed Programmable Gate Array FPGA）的架构方案。FPGA作为整个系统的逻辑控制中心，生成CCD驱动信号及其模拟输出信号的采样同步信号，借助其特有的软核处理器技术，搭建32位指令集、数据总线和地址空间的NIOS II（Altera公司的软核处理器）系统，通过简单的C语言程序控制图像数据高速缓存、

  3. 所属分类：硬件开发

    • 发布日期：2013-07-20
    • 文件大小：6mb
    • 提供者：lostbooker

  1. 加扰 论文 .rar

  2. 8b_10b架构SerDes芯片的设计与实现_王伟涛.caj 100G以太网自同步并行扰码算法实现_张立鹏.pdf 采用并行8b_10b编码的JESD204B接口发送端电路设计_李长庆.pdf 含错扰码序列的快速恢复_伍文君.pdf 基于8B_10B编解码2.5Gp_省略_高速SerDes电路关键技术研究_林美东.caj 基于8b_10b编码技术的SerDes接口电路设计_李永乾.caj 基于构造代价函数求解的自同步扰码盲识别方法_韩树楠.pdf 基于空域对称加扰和安全极化编码的无协商密钥生成方

  3. 所属分类：教育

    • 发布日期：2020-04-20
    • 文件大小：48mb
    • 提供者：weixin_44035342

  1. 2006测试测量和自动化解决方案文集.pdf

  2. 2006测试测量和自动化解决方案文集pdf,该资料是基于计算机的测试测量和自动化应用方案2006年优秀论文的合订本，包含全部获奖论文。LabV正W特别奖 基丁虚拟仪器的发动机试验台架系统.… 行业:汽车 院校特别奖 基于LabⅤIEW的智能车仿真平台 64 行业:高校/教育 N系统联盟商特别奖 采用N模块化仪器构建业界领先的RFID测试系统. .67 行业:电信 一等奖 汽车 基于N产品的高压共轨柴油机电控单元测试系统的开发 作者:杭勇杨明陆娟 职务:高级工程师 公司:一汽无锡油泵油嘴研究所

  3. 所属分类：其它

    • 发布日期：2019-10-09
    • 文件大小：74mb
    • 提供者：weixin_38743481

  1. 基于FPGA的帧同步系统设计方案

  2. 本文介绍了集中式插入法帧同步系统的原理，分析了帧同步系统的工作流程。采用模块化的设计思想，利用VHDL设计了同步参数可灵活配置的帧同步系统，阐述了关键部件的设计方法，提出了一种基于FPGA的帧同步系统设计方案。

  3. 所属分类：其它

    • 发布日期：2020-08-29
    • 文件大小：279kb
    • 提供者：weixin_38673237

  1. 一种多路同步数据采集系统的设计

  2. 继电保护或者测控装置都需要同步采集多路的电压或者电流信号，现在一般的实现方式都是用多路逐次逼近型ADC（譬如AD7656或者ADS8-556）实现多路同步数据的采集，这种方案采样速度高、控制简单，但是每一通道都需要基于运算放大器的抗混叠滤波器，所以实现起来成本高、占用PCB面积大。本文提出一种使用CS5451A模数转换芯片实现多路同步数据采集的实现方案，这种实现方式电路简单、成本低。在本方案中，处理器选用的是飞思卡尔MPC8313处理器，主频333 MHz。CS5451A如果用CPU直接控制，由

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：441kb
    • 提供者：weixin_38698860

  1. EDA/PLD中的基于FPGA的帧同步系统设计方案

  2. 摘要：本文介绍了集中式插入法帧同步系统的原理，分析了帧同步系统的工作流程。采用模块化的设计思想，利用VHDL设计了同步参数可灵活配置的帧同步系统，阐述了关键部件的设计方法，提出了一种基于FPGA的帧同步系统设计方案。 　　在Xilinx的FPGA器件XC3S200-4FT200上对方案中设计的帧同步系统进行了实现，利用Modelsim 6.0软件进行了仿真测试。仿真结果表明，本方案设计的同步系统工作稳定，满足性能要求。 　　0 引言 　　在数字通信系统中，发送端一般以一定数目的码元组成一个

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：263kb
    • 提供者：weixin_38502814

  1. EDA/PLD中的基于FPGA的高速数字相关器设计

  2. 摘要：在数字通信的数据传输过程中，需要保持数据在传输过程中的同步，因此要在数据传输过程中插入帧同步字进行检测，从而有效避免发送数据和接收数据在传输过程中出现的异步问题。文中提出了一种采用流水线技术、基于 FPGA设计高速数字相关器的方法。仿真结果表明设计方案是可行的。 　　在数字通信系统中，常用一个特定的序列作为数据开始的标志，称为帧同步字。在数字传输的过程中，发送端要在发送数据之前插入帧同步字。接收机需要在已解调的数据流中搜寻帧同步字，以确定帧的位置和帧定时信息。帧同步字一般为一系列连续的码

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：194kb
    • 提供者：weixin_38742927

  1. 通信与网络中的一种基于二次扩频的帧同步提取的FPGA实现

  2. 摘 要：本文介绍了一种利用扩频技术实现帧同步的方案，重点介绍了用补码配对相减匹配滤波法实现同步提取的原理及其FPGA设计实现，并在同步提取的基础上简要叙述了帧同步信号的抵消。关键词：相关峰；帧同步；补码配对相减匹配滤波法引言在时分复用通信系统中，实现帧同步的传统方法是在复用帧中插入一个帧同步时隙，帧同步码是一组特殊码型的码组，接收端利用帧同步码的相关性实现帧同步。帧同步码是具有良好自相关性和互相关性的独特码，当和本地码完全同步时的相关峰最大，其他任何时候的相关峰很小。帧同步码在复帧中占用时

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：85kb
    • 提供者：weixin_38559727

  1. 基于FPGA的高速数字相关器设计

  2. 摘要：在数字通信的数据传输过程中，需要保持数据在传输过程中的同步，因此要在数据传输过程中插入帧同步字进行检测，从而有效避免发送数据和接收数据在传输过程中出现的异步问题。文中提出了一种采用流水线技术、基于 FPGA设计高速数字相关器的方法。仿真结果表明设计方案是可行的。 　　在数字通信系统中，常用一个特定的序列作为数据开始的标志，称为帧同步字。在数字传输的过程中，发送端要在发送数据之前插入帧同步字。接收机需要在已解调的数据流中搜寻帧同步字，以确定帧的位置和帧定时信息。帧同步字一般为一系列连续的码

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：253kb
    • 提供者：weixin_38719540

  1. 基于FPGA的帧同步系统设计方案

  2. 摘要：本文介绍了集中式插入法帧同步系统的原理，分析了帧同步系统的工作流程。采用模块化的设计思想，利用VHDL设计了同步参数可灵活配置的帧同步系统，阐述了关键部件的设计方法，提出了一种基于FPGA的帧同步系统设计方案。 　　在Xilinx的FPGA器件XC3S200-4FT200上对方案中设计的帧同步系统进行了实现，利用Modelsim 6.0软件进行了仿真测试。仿真结果表明，本方案设计的同步系统工作稳定，满足性能要求。 　　0 引言 　　在数字通信系统中，发送端一般以一定数目的码元组成一个

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：257kb
    • 提供者：weixin_38749305

  1. 基于FPGA的GPS接收机位同步帧同步设计与实现

  2. 为了能在GPS接收端获取正确导航电文，研究了GPS接收机位同步、帧同步的基本原理和实现方式。提出一种采用FPGA来实现位同步、帧同步系统的设计方案。使用Xilinx开发软件，通过Verilog代码完成对位同步、帧同步的设计并在硬件平台上进行调试。通过Chip Scope和逻辑分析仪进行验证，结果表明该设计方案正确可靠，满足设计要求。

  3. 所属分类：其它