主要介绍了数字频率合成器的原理和杂散来源，给出了节约存储空间的ROM表的压缩算法，采用相位抖动和平衡DAC方法对DDS结构进行了改进，抑制了相位截断误差和减小了DAC非理想特性的影响。仿真分析了用于相位抖动的随机序列周期性对杂散的影响，最后基于FPGA平台实现了改进结构的DDS，并对结果进行了测试。测试结果表明DDS用作跳频器时，杂散抑制优于40 dBc。采用此种方法设计的DDS杂散抑制度高，稳定性好，性能优越。