注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于FPGA的数字锁相环设计实现

  2. 不错的资料 原理讲的透彻 不错的资料 原理讲的透彻

  3. 所属分类：硬件开发

    • 发布日期：2009-08-14
    • 文件大小：465kb
    • 提供者：fzp273

  1. 基于 FPGA 的高阶全数字锁相环的设计与实现

  2. 提出了一种实现高阶全数字锁相环的新方法。该锁相环以数字比例积分控制取代了传统的一些数字环路滤 波控制方法，具有电路结构简单、控制灵活、跟踪精度高、环路性能好和易于集成的特点

  3. 所属分类：嵌入式

    • 发布日期：2009-08-17
    • 文件大小：308kb
    • 提供者：xiaoxiaoha

  1. 一种基于全数字锁相环的2FSK解调方法

  2. 本文研究了一种采用全数字锁相环实现频移键控FSK信号解调的新方案。该方案基于可编程门阵列FPGA器件,用一个FSK解调实例介绍了全数字锁相环和解调器设计的过程。所设计的电路通过软件验证和硬件仿真,证明电路工作准确稳定,可以满足实际要求。

  3. 所属分类：嵌入式

    • 发布日期：2010-01-19
    • 文件大小：662kb
    • 提供者：zhfaji

  1. 宽频带数字锁相环的设计及基于FPGA的实现

  2. 数字锁相环(DPLL)技术在数字通信、无线电电子学等众多领域得到了极为广泛的应用。与传统的模拟电路实现的PLL相比，DPLL具有精度高、不受温度和电压影响、环路带宽和中心频率编程可调、易于构建高阶锁相环等优点。随着集成电路技术的发展，不仅能够制成频率较高的单片集成锁相环路，而且可以把整个系统集成到一个芯片上去。在基于FPGA的通信电路中，可以把全数字锁相环路作为一个功能模块嵌入FPGA中，构成片内锁相环。

  3. 所属分类：硬件开发

    • 发布日期：2010-09-20
    • 文件大小：350kb
    • 提供者：AAA12505

  1. 基于FPGA的全数字锁相环设计

  2. 介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法。详细叙述了其工作和设计思想，必用可编程逻辑器件fpga于以实现。

  3. 所属分类：硬件开发

    • 发布日期：2011-01-10
    • 文件大小：291kb
    • 提供者：teliduxing1029

  1. 基于fpga的数字锁相环设计

  2. 基于fpga的数字锁相环设计 毕业设计论文 里面详细的介绍了锁相的概念和全数字锁相环的实现！！

  3. 所属分类：硬件开发

    • 发布日期：2012-12-20
    • 文件大小：436kb
    • 提供者：linsheng9731

  1. 基于FPGA的数字锁相环设计

  2. 基于FPGA的数字锁相环设计

  3. 所属分类：硬件开发

    • 发布日期：2013-01-09
    • 文件大小：258kb
    • 提供者：chucunda18

  1. 基于FPGA的高性能全数字锁相环设计与实现

  2. 基于FPGA的高性能全数字锁相环设计与实现，对FPGA相关设计有很大的帮助。

  3. 所属分类：硬件开发

    • 发布日期：2014-01-24
    • 文件大小：348kb
    • 提供者：kim39172210

  1. 基于FPGA的数字锁相环设计

  2. 基于FPGA的数字锁相环设计，不错的文档，学习很有用

  3. 所属分类：硬件开发

    • 发布日期：2014-12-03
    • 文件大小：258kb
    • 提供者：wjbland

  1. FPGA数字锁相环设计

  2. 基于FPGA的全数字锁相环设计，里面有基本的设计思想设计流程介绍

  3. 所属分类：硬件开发

    • 发布日期：2015-09-22
    • 文件大小：291kb
    • 提供者：kakarote012

  1. 基于FPGA的数字锁相环设计.pdf

  2. 基于FPGA的数字锁相环设计.pdf基于FPGA的数字锁相环设计.pdf基于FPGA的数字锁相环设计.pdf基于FPGA的数字锁相环设计.pdf

  3. 所属分类：硬件开发

    • 发布日期：2009-03-14
    • 文件大小：291kb
    • 提供者：zhang01042

  1. 基于FPGA的数字锁相环设计

  2. 文档是基于FPGA的数字锁相环设计，实现了高精度的时钟输出以及快速锁定

  3. 所属分类：硬件开发

    • 发布日期：2018-07-23
    • 文件大小：476kb
    • 提供者：aa594534650

  1. 基于FPGA的数字锁相环设计

  2. 在介绍数字锁相环基本原理的基础上，给出了一种数字锁相环位同步提取电路设计方法，并通过设计仿真，验证了设计的正确性。

  3. 所属分类：硬件开发

    • 发布日期：2019-01-23
    • 文件大小：1mb
    • 提供者：zengzhenxig

  1. 基于FPGA的数字锁相环设计

  2. 数字锁相环是闭环自动控制系统,常用于接受信号的载波恢复与跟踪。文章介绍了一种二阶数字锁相环的基本原理和其基于FPGA的实现方案,详细阐述了鉴相器、环路滤波器和数控振荡器等环路部件的参数设计及电路结构,并引入一种有效的环路状态检测方法,仿真验证了设计的正确性和有效性。

  3. 所属分类：其它

    • 发布日期：2020-07-04
    • 文件大小：240kb
    • 提供者：weixin_38742571

  1. 宽频带数字锁相环的设计及基于FPGA的实现

  2. 本文简要介绍了在FPGA中实现全数字锁相环(DPLL)的原理与方法，以解决在同步串行数据通信时的同步时钟不稳定时的快速恢复问题； 并重点介绍了采用可控模数分频器实现的数字锁相环中宽频带捕获的方法与实现过程。

  3. 所属分类：其它

    • 发布日期：2020-08-02
    • 文件大小：81kb
    • 提供者：weixin_38621870

  1. 基于FPGA的数字锁相环平台的搭建

  2. 目前，数字锁相环广泛应用于通信、航天等领域。针对具体的应用，数字锁相环可以用于载波跟踪，相位提取等。本设计就是以载波回复环为依托进行的数字锁相环设计。

  3. 所属分类：其它

    • 发布日期：2020-08-13
    • 文件大小：479kb
    • 提供者：weixin_38614287

  1. 基于FPGA的数字锁相环设计.pdf

  2. 基于FPGA的数字锁相环设计.pdf

  3. 所属分类：嵌入式

    • 发布日期：2020-10-10
    • 文件大小：353kb
    • 提供者：qq_32944983

  1. EDA/PLD中的基于FPGA 的高阶全数字锁相环的设计与实现

  2. 1 引言 　　锁相环在通信、雷达、测量和自动化控制等领域应用极为广泛，已经成为各种电子设备中必不可少的基本部件。随着电子技术向数字化方向发展，需要采用数字方式实现信号的锁相处理。因此，对全数字锁相环的研究和应用得到了越来越多的关注。 　　传统的数字锁相环系统是希望通过采用具有低通特性的环路滤波器，获得稳定的振荡控制数据。对于高阶全数字锁相环，其数字滤波器常常采用基于DSP 的运算电路。这种结构的锁相环，当环路带宽很窄时，环路滤波器的实现将需要很大的电路量，这给专用集成电路的应用和片上系统S

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：105kb
    • 提供者：weixin_38747144

  1. 基于FPGA的全数字锁相环设计

  2. 基于FPGA的全数字锁相环设计、电子技术,开发板制作交流

  3. 所属分类：其它

    • 发布日期：2021-02-03
    • 文件大小：202kb
    • 提供者：weixin_38704830

  1. 应用于数字锁相环的NCO设计

  2. 本文鉴于数字锁相环在实际应用中对信号频率的准确度和稳定度有较为严格的要求，设计一种应用于数字锁相环的数控振荡器（NCO，Number Controlled Oscillator）。基于直接数字频率合成（DDS）技术，介绍NCO工作原理，基于FPGA实现NCO，关键是相位累加器与波形存储器两个模块的设计，并利用QUARTUS对设计结果进行编译仿真。对NCO杂散信号进行频谱分析，并提出解决方法。该设计有效抑制杂散，修改灵活，便于调试，在数字锁相环设计中可有广泛应用。

  3. 所属分类：其它

    • 发布日期：2021-01-31
    • 文件大小：759kb
    • 提供者：weixin_38531630
« 12 3 4 5 »