注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于FPGA的多功能仪器设计(学长的大赛一等奖作品）

  2. 介绍了一种基于FPGA的多功能电子仪器设计，主要实现的功能包括高精度频率计，直接数字频率合成计（DDS）和逻辑分析仪。系统采用ALTERA公司CycloneⅡ系列的EP2C5Q208C8,在ALTERA公司的开发工具QuartusII 9.0环境下，利用Verilog HDL作为逻辑描述方法，完成本作品的设计与实现。另外，本文还将在研究中讨论FPGA驱动VGA接口的原理以及数字频率合成的原理。 关键字 FPGA;VGA;DDS;逻辑分析仪

  3. 所属分类：硬件开发

  1. 基于SoPC的嵌入式数字频率计设计与实现

  2. 设计基于SoPC技术的嵌入式数字频率计实现方案。该方案以Altera公司的EP1C6芯片作为设计载体, 将IP软核、NiosⅡCPU等功能模块嵌入其中, 采用硬件语言描述、参数选择配置、功能裁剪定制等多种设计方式和软硬件协同开发手段, 在单片FPGA上构建了整个测频系统硬件, 具有精度高、功耗小、成本低、体小便携、工作可靠、开发效率高等特点, 是嵌入式应用系统设计的一次有益尝试。文中详细阐述了利用集成开发平台 QuartusⅡ进行系统硬件设计和软件调试的思路与过程。

  3. 所属分类：其它

    • 发布日期：2011-06-25
    • 文件大小：1mb
    • 提供者：wxy08223202

  1. 基于FPGA实现等精度测频

  2. 摘要：根据等精度测量的原理，利用FPGA和Verilog HDL编程设计了一种数字频率计. FPGA程 序由分频模块、计数器模块、除法器模块、显示模块组成. 经过仿真下载验证，能够实现等精度测频 功能，频率测量范围为1Hz~1MHz. 与传统方法相比，该方法具有外围电路简单，设计周期短，易于 修改等优点.

  3. 所属分类：硬件开发

    • 发布日期：2012-05-10
    • 文件大小：1mb
    • 提供者：althyg

  1. 基于EDA的数字频率计系统设计

  2. 基于EDA的数字频率计系统设计 摘 要：本课题设计了一种具有多种功能和多种测量精度的数字频率计系统，采用VHDL硬件描述语言编程，并用FPGA实现。本设计选择以FPGA集成芯片为核心器件，以触发器和计数器为核心，由信号输入、放大、整形、计数、数据处理和数据显示等功能模块组成。因此，本课题的研究结合了FPGA控制、七段数码管字符显示和波形的整形放大等相关知识。设计平台为Altera公司的Quartus II 8.0软件，采用Altera公司的Cyclone系列FPGA实现。 本文详细介绍了数字频

  3. 所属分类：嵌入式

    • 发布日期：2012-08-06
    • 文件大小：1mb
    • 提供者：liupingtoday

  1. 基于FPGA的数字频率计的设计与实现

  2. 基于FPGA的数字频率计的设计与实现pdf文档

  3. 所属分类：嵌入式

    • 发布日期：2012-10-31
    • 文件大小：329kb
    • 提供者：fjinqian

  1. 基于FPGA和DDS的数字调制信号发生器设计与实现

  2. 为了提高数字调制信号发生器的频率准确度和稳定度，并使其相关技术参数灵活可调，提出了基于 FPGA 和DDS 技术 的数 字 调制 信 号 发 生器设 计 方 法 。 利用 Matlab/Simulink、DSP Builder、QuartusⅡ 3 个 工 具 软 件 ， 进行 基 本DDS 建模 ，然 后在 DDS 模块的基 础 上 ，通过单片机等电 路 组成 的 控 制 单 元 的 逻辑 控 制 作 用 ，根 据通信系统 中 数 字 调制方式的基本原理，设计并实现了数字调制信号发生器，从而

  3. 所属分类：软件测试

    • 发布日期：2013-07-15
    • 文件大小：1mb
    • 提供者：gnaw014

  1. 基于FPGA的数字频率计的设计与实现

  2. 介绍了一种运用FPGA开发软件Quartus Ⅱ设计的数字频率计。该数字频率计的1 Hz～1 MHz输入被测脉冲信号具有频率测量、周期测量、脉宽测量和占空比测量等多种用途,其测试结果由3只七段数码管稳定显示,测试量程可自动切换,测量误差小于等于0. 1%

  3. 所属分类：硬件开发

    • 发布日期：2008-11-27
    • 文件大小：327kb
    • 提供者：dongdong1061

  1. 基于FPGA的数字频率计的设计与实现

  2. 基于FPGA的数字频率计的设计与实现 基于FPGA的数字频率计的设计与实现

  3. 所属分类：硬件开发

    • 发布日期：2009-04-04
    • 文件大小：193kb
    • 提供者：ilsinging

  1. 数字频率计结题报告.doc

  2. 本项目以现场可编程逻辑门阵列FPGA为核心，基于等精度测量频率的原理，利用Verilog硬件描述语言设计实现了频率计内部功能模块。采用STC89C52单片机与FPGA通信，将得到的数据运算处理,利用液晶显示器LCD1602对测量的频率、占空比、时间间隔等实时显示，充分发挥FPGA的高速数据采集能力和单片机的高效计算与控制能力，使两者有机地结合起来。 系统硬件采用两通道进行输入，利用OPA847小信号放大、TLV3501比较整形，得到FPGA能够顺利读取的频率的信号。为减小高频测频信号的耦合干扰和

  3. 所属分类：C

    • 发布日期：2020-04-19
    • 文件大小：898kb
    • 提供者：qq_20321859

  1. 基于FPGA数字频率计的设计及应用.doc

  2. 基于FPGA数字频率计的设计与实现，有完整的仿真结果实验，板子介绍，功能介绍，功能实现等等。使用Verilog语言，对各项技术也有详细的介绍

  3. 所属分类：其它

    • 发布日期：2020-07-12
    • 文件大小：1mb
    • 提供者：qq_35083926

  1. EDA/PLD中的基于FPGA的电子设计竞赛电路板的设计与实现

  2. 摘要： 介绍了一种基于FPGA 的电子设计竞赛电路板， 该电路板由美国Altera 公司的Cyclone 系列FPGA EP1C6、单片机、高速A/ D 转换器和D/ A 转换器等芯片组成， 另外， 还预留了一定的扩展I/ O 接口， 根据设计需要可以扩展电路。该电路板不仅可以完成电子竞赛中涉及的数字示波器、频率计、DDS 信号发生器等设计题目， 而且还可以用于赛前培训。 　　0 引言 　　全国大学生电子设计竞赛至今已成功举办了八届， 参赛人数越来越多， 竞赛规模越来越大。大学生电子竞赛在培

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：125kb
    • 提供者：weixin_38500090

  1. 基于FPGA和Nios系统设计的智能电子测试仪器

  2. 介绍了一款以FPGA和NIOS系统为核心设计的智能电子测试仪器。该仪器主要围绕友晶公司的Altera DE270开发板进行开发，借助直接数字频率合成(DDS)技术与FPGA芯片的可编程、易修改的特性，实现了正弦波、余弦波、三角波、方波、锯齿波5种基础波形与AM、FM、2ASK、2PSK 4种调制信号的输出，并且在LCD液晶屏上实时显示输出波形。此外，对于外部反馈信号，系统利用NiosⅡ嵌入式微处理器对信号做进一步的处理，例如波形的幅度变换、频率测量、电压测量和幅频特性分析等。该智能电子测试仪器

  3. 所属分类：其它

  1. 基于FPGA的双模前置小数分频器的设计

  2. 频率合成技术是现代通讯系统的重要组成部分，他将一个高稳定和高准确度的基准频率，经过四则运算，产生同样稳定度和基准度的频率。分频器是集成电路中最基础也是最常用的电路。整数分频器的实现比较简单，可采用标准的计数器或可编程逻辑器件设计实现。但在某些场合下，时钟源与所需的频率不成整数倍关系，此时可采用小数分频器进行分频。本文利用VerilogHDL硬件描述语言的设计方式，通过ModelSimSE开发软件进行仿真，设计基于FPGA的双模前置小数分频器。随着超大规模集成电路的发展，利用FPGA小数分频合成技

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：147kb
    • 提供者：weixin_38731123

  1. EDA/PLD中的基于FPGA平均值原理相位差计的设计

  2. 相位差的测量在研究网络特性中具有重要作用，如何快速、精确地测量相位差已成为生产科研中的重要课题。测量相位差的方法很多，有集成电路设计的，也有采用数字信号处理(DSP)实现的，现在普遍采用电子计数式的方法。但传统的瞬时相位差计，需要用锁相环电路锁相跟踪被测信号，廉价的低端FPGA芯片无法完成，同时被测信号的频率范围也限制在低频内，为了解决上述问题，提出平均值相位差计的原理，并采用VHDL语言编程，FPGA芯片实现，巧妙地简化了锁相跟踪电路，扩展了被测信号的频率范围，提高相位差计的性能参数，也大大降

  3. 所属分类：其它

    • 发布日期：2020-11-12
    • 文件大小：352kb
    • 提供者：weixin_38738506

  1. EDA/PLD中的基于FPGA的等精度频率计的设计与实现

  2. 摘  要：利用等精度测量原理，通过FPGA运用VHDL编程设计一个数字式频率计，精度范围在DC～100 MHz，给出实现代码和仿真波形。设计具有较高的实用性和可靠性。     关键词：FPGA；等精度；频率计；VHDL      现场可编程门阵列FPGA(Field Programmable GateArray)属于ASIC产品，通过软件编程对目标器件的结构和工作方式进行重构，能随时对设计进行调整，具有集成度高、结构灵活、开发周期短、快速可靠性高等特点，数字设计在其中快速发展。     本

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：77kb
    • 提供者：weixin_38742954

  1. EDA/PLD中的基于FPGA的发电机组频率测量计的实现

  2. 摘　要：利用Verilog HDL 硬件描述语言自顶向下的设计方法和QuartusⅡ 软件，在复杂的可编程逻辑器件(FPGA, Field Programmable Gate Array)中实现了发电机组频率测量计的设计。该设计采用了光电隔离技术，提高了系统可靠性和稳定性。通过仿真，表明这种方法与传统方法设计的数字电子系统相比，便于频率测量范围的扩展，同时其可移植性强、可更改性好。 关键词： FPGA; 发电机组; 频率测量计; Verilog HDL     1 引言     在现代

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：243kb
    • 提供者：weixin_38576561

  1. 基于FPGA的地震计标定信号发生器的设计与实现

  2. 为配合地震计电磁信息采集系统对地震计进行标定，设计一款基于FPGA的地震计标定信号发生器。以Altera EP2C8T144C8型 FPGA和16位串行DAC芯片DAC8560为核心，利用直接数字频率合成技术、m序列生成技术等产生地震计标定所需信号，设计电路对信号进行偏置、滤波、数字程控调幅、电压电流转换以输出特定的电压、电流信号。使用Verilog HDL语言实现系统软件。将标定信号发生器应用于实验室开发的地震电磁信息采集系统，结果表明，系统可产生地震计标定所需正弦波、方波、伪随机二进制信号，

  3. 所属分类：其它

    • 发布日期：2021-01-31
    • 文件大小：565kb
    • 提供者：weixin_38746951

  1. 基于FPGA的发电机组频率测量计的实现

  2. 摘　要：利用Verilog HDL 硬件描述语言自顶向下的设计方法和QuartusⅡ 软件，在复杂的可编程逻辑器件(FPGA, Field Programmable Gate Array)中实现了发电机组频率测量计的设计。该设计采用了光电隔离技术，提高了系统可靠性和稳定性。通过仿真，表明这种方法与传统方法设计的数字电子系统相比，便于频率测量范围的扩展，同时其可移植性强、可更改性好。 关键词： FPGA; 发电机组; 频率测量计; Verilog HDL     1 引言     在现代

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：155kb
    • 提供者：weixin_38694355

  1. 基于FPGA平均值原理相位差计的设计

  2. 相位差的测量在研究网络特性中具有重要作用，如何快速、地测量相位差已成为生产科研中的重要课题。测量相位差的方法很多，有集成电路设计的，也有采用数字信号处理(DSP)实现的，现在普遍采用电子计数式的方法。但传统的瞬时相位差计，需要用锁相环电路锁相跟踪被测信号，廉价的低端FPGA芯片无法完成，同时被测信号的频率范围也限制在低频内，为了解决上述问题，提出平均值相位差计的原理，并采用VHDL语言编程，FPGA芯片实现，巧妙地简化了锁相跟踪电路，扩展了被测信号的频率范围，提高相位差计的性能参数，也大大降低了

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：504kb
    • 提供者：weixin_38680811

  1. 基于FPGA的电子设计竞赛电路板的设计与实现

  2. 摘要： 介绍了一种基于FPGA 的电子设计竞赛电路板， 该电路板由美国Altera 公司的Cyclone 系列FPGA EP1C6、单片机、高速A/ D 转换器和D/ A 转换器等芯片组成， 另外， 还预留了一定的扩展I/ O 接口， 根据设计需要可以扩展电路。该电路板不仅可以完成电子竞赛中涉及的数字示波器、频率计、DDS 信号发生器等设计题目， 而且还可以用于赛前培训。 　　0 引言 　　全国大学生电子设计竞赛至今已成功举办了八届， 参赛人数越来越多， 竞赛规模越来越大。大学生电子竞赛在培

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：130kb
    • 提供者：weixin_38635682
« 12 »