注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于FPGA的嵌入式图像处理系统设计(中文版PDF)

  2. 《基于fpga的嵌入式图像处理系统设计》详细介绍了fpga（field programmable gatearray，现场可编程门阵列）这种新型可编程电子器件的特点，对fpga的各种编程语言的发展历程进行了回顾，并针对嵌入式图像处理系统的特点和应用背景，详细介绍了如何利用fpga的硬件并行性特点研制开发高性能嵌入式图像处理系统。作者还结合自己的经验，介绍了研制开发基于fpga的嵌入式图像处理系统所需要的正确思路以及许多实用性技巧，并给出了许多图像处理算法在fpga上的具体实现方法以及多个基于f

  3. 所属分类：硬件开发

    • 发布日期：2015-02-09
    • 文件大小：53mb
    • 提供者：johnllon

  1. 基于FPGA的高速串并_并串转换器设计

  2. 在数字通信系统的数据传输中 ， 多数通信数据为串行方式， 而大多数处理器要求数据以并行方式存储和处理，所以经常需要将串行传输的数据变换成并行传输， 或者将并行传输的数据变换成串行传输， 这时就需要串并/并串转换器。 在此介绍了串并/并串转换器基本原理， 并通过 Quartus Ⅱ 仿真平台进行仿真验证， 最后下载到 FPGA 芯片 EP1K30QC208⁃2实现了串并/并串转换器的设计， 仿真及实验结果表明采用此设计方案是可行的

  3. 所属分类：硬件开发

    • 发布日期：2015-04-19
    • 文件大小：1mb
    • 提供者：jianzizijian

  1. Virtex-6 FPGA的三种串行通信协议测试及对比

  2. 本文针对较为常用的Aurora 8B/10B、PCI Express 2.0和Serial RapidIO 2.0三种协议进行测试及对比分析。首先搭建了基于Virtex6 FPGA的高速串行协议测试平台；然后设计并分别实现了三种协议的高速数据通信，测算了协议的实际传输速率；最后结合测试结果。

  3. 所属分类：其它

    • 发布日期：2020-07-26
    • 文件大小：92kb
    • 提供者：weixin_38720762

  1. 基于JESD204协议的高速串行采集系统

  2. 在通信设施、成像设备、工业仪器仪表等需要大量数据的系统中，要求数据转换级提供越来越宽的分辨率和越来越高的采样率。并行接口的物理布局和串行LVDS方法的比特率限制，给设计人员带来技术障碍。文中基于Xilinx Vertx6 FPGA的GTX高速串行接口实现了JESD204B协议，有效地解决了传统采集数据并行传输时的各种问题。

  3. 所属分类：其它

    • 发布日期：2020-07-31
    • 文件大小：96kb
    • 提供者：weixin_38659955

  1. 基于FPGA的ARM并行总线设计与仿真分析

  2. 在数字系统的设计中，FPGA+ARM的系统架构得到了越来越广泛的应用，FPGA主要实现高速数据的处理；ARM主要实现系统的流程控制。人机交互。外部通信以及FPGA控制等功能。I2C、SPI等串行总线接口只能实现FPGA和ARM之间的低速通信; 当传输的数据量较大。要求高速传输时，就需要用并行总线来进行两者之间的高速数据传输。

  3. 所属分类：其它

    • 发布日期：2020-08-31
    • 文件大小：142kb
    • 提供者：weixin_38717870

  1. 基于GTP的Cameralink图像采集传输系统应用

  2. 针对星间激光通信中光斑实时检测与跟踪需求，设计了一套基于Cameralink的图像采集、传输与显示系统。可编程逻辑器件（FPGA）接收Cameralink接口图像数据并在片内RAM缓存后，由数据通用传输（GTP）完成无压缩并行图像数据至高速串行数据的转换，然后经单模光纤实现至上位机的实时传输。对系统架构、收发端的软硬件设计进行了详细阐述。实验表明，在2.5 Gb/s链路传输速率下，系统可实现图像数据的准确解析与稳定传输，且具有抗电磁干扰能力强等优点，满足工程项目应用需要。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：391kb
    • 提供者：weixin_38590456

  1. 基于3 GS/s 12 bit ADCs的 高速串行接口控制层电路的设计与实现

  2. 高性能数据转换器是第五代移动通信基站系统的核心器件，其采样速率不低于3 GS/s、分辨率高于12 bit，因此高速串行接口取代传统接口电路成为必然趋势。基于JESD204B协议设计了一种应用于3 GS/s 12 bit ADCs的高速串行接口控制层电路。在保证高速传输的前提下，折中考虑功耗和资源，该电路在传输层采用预分频技术完成组帧；在数据链路层采用极性信息简化编码技术实现8 B/10 B编码。在Vivado 16.1环境下，采用Xilinx公司的ZC706 FPGA中PHY IP和JESD20

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：629kb
    • 提供者：weixin_38658086

  1. EDA/PLD中的基于FPGA技术的RS 232接口时序电路设计

  2. 摘要：RS 232接口是现在最常用的一种通信接口。随着FPGA技术的高速发展，一些常见的接口电路的时序电路可以通过FPGA实现，通过这种设计可减少电路系统元件的数量，提高系统集成度和可靠性。详细阐述了如何通过FPGA实现RS 232接口的时序逻辑设计。 　　关键词：FPGA；时序电路；RS 232；串行通信 　　0 引言 　　RS 232接口是1970年由美国电子工业协会(EIA)联合贝尔系统、调制解调器厂家及计算机终端生产厂家共同制定的用于串行通信的标准。它的全名是“数据终端设备(DTE

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：97kb
    • 提供者：weixin_38621630

  1. 基于V5的3.125G串行传输系统的设计与验证[图]

  2. 随着电子系统的不断发展，芯片间以及板间的数据传输需求也在不断增长，传统的单端并行数据传输模式早已不能满足现在高带宽应用的要求。USB 3.0、SATA 3.0、PCI-E 2.0等新串行规范的发布以及更高速的串并/并串转换单元(SERDES)芯片的推出更是引起了业界对高速差分串行数据传输的无限憧憬。为了解决下一代无线通信基站中多天线(MIMO)信号处理所带来的巨大数据吞吐量要求，本文基于Virtex-5 FPGA的GTP单元给出了一种在高级电信计算架构(ATCA)机箱内实现单对差分线进行3.12

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：348kb
    • 提供者：weixin_38708461

  1. 基于PCIe的DMA传输在UM-BUS测试系统中的设计与应用

  2. 动态可重构高速串行总线(UM-BUS)是一种利用多通道并发冗余的方式来实现总线动态容错的高速串行总线。它的测试系统可以实现对总线的通信过程进行监测、存储与分析。由于测试系统需要在数据采集终端与PC之间建立高带宽的通信通道，设计了UM-BUS总线测试系统的PCIe2.0 x1通道的应用方案，设计并实现了基于FPGA的PCIe总线DMA数据传输方案。实验测试结果表明，实际传输速度可以稳定达到200 MB/s以上，完全满足总线测试系统中对数据传输速率的要求。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：368kb
    • 提供者：weixin_38620893

  1. 基于FPGA的USB2.0虚拟逻辑分析仪

  2. 在综合考虑应用需要和成本的前提下，本设计采用4个高速采样通道，最高可达75MHz采样率，存储深度达512KB，最多可采集220个测试点。触发电平由10位串行数模转换器TLC5615产生，电平误差小于5mV。高速USB2.0通信接口配合LabView7.1开发的虚拟操作平台，可实现数据在PC上的实时显示。本设计的成本还不到市场上同性能产品的1/2，更适用于教学等对产品数量要求较多，性能要求中等的单位采用。

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：148kb
    • 提供者：weixin_38614391

  1. 基于FPGA的绝对式编码器通信接口设计

  2. 0引言光电码盘是一种基本的位置、速度检测反馈单元，非常广泛地应用于变频器、直流伺服、交流伺服等系统的闭环控制中。为了减小体积，绝对式编码器一般采用串行通信方式输出绝对编码，针对伺服电机控制等高端场合，为了满足快速的电流环、速度环、位置环的控制需要，编码输出的速度又应该非常快，这些不利因素都对绝对式编码的接收增加了难度。绝对式编码器厂家大多为其编码器配套了接收芯片，实现串行编码到并行编码的转换，便于控制器的读取操作。但是此类芯片通常价格比较昂贵，大约占绝对式编码器价格的四分之一。目前国内外高端交流

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：281kb
    • 提供者：weixin_38721405

  1. EDA/PLD中的利用串行RapidIO实现FPGA协处理

  2. 为了支持“三重播放”应用，人们对高速通信和超快速计算的需求日益增大，这向系统开发师、算法开发师和硬件工程师等人员提出了新的挑战，要求他们将各种标准、组件和联网设备融合成一个整体。 　　同时，开发人员不但要跟上日益提高的性能需求，还得注意保持成本低廉有效利用基于串行RapidIO的FPGA作为DSP协处理器就能达到这些目的。 　　由于三重播放应用集合了话音、视频和数据应用，因此必须采用新算法来设定其开发和系统优化策略的参数其间，开发人员要解决以下问题：构造可调整可扩展的架构、支持分布式处理、采

  3. 所属分类：其它

    • 发布日期：2020-11-08
    • 文件大小：254kb
    • 提供者：weixin_38694343

  1. EDA/PLD中的基于FPGA的嵌入式系统USB接口设计

  2. 摘要：设计基于FPGA的IP-BX电话应用系统，用于传统的电话网络(PSTN)与PC机之间的接口连接。USB2．0接口器件EZ-USB FX2 CY7C68013A-56工作在slave FIFO模式，为基于FPGA的嵌入式系统与PC机之间提供数据和命令通道，从而可满足PC机与FPGA之间数据与命令的高速传输，实现PSTN与PC机之间的电话通信。硬件调试结果表明系统工作稳定，通话质量满足要求。 　　通用串行总线USB(Universal Serial Bus)是应用于PC领域的接口技术，已得到

  3. 所属分类：其它

    • 发布日期：2020-11-07
    • 文件大小：228kb
    • 提供者：weixin_38656400

  1. EDA/PLD中的基于FPGA和单片机的串行通信接口设计

  2. 摘要：本文针对由FPGA构成的高速数据采集系统数据处理能力弱的问题，提出FPGA与单片机实现数据串行通信的解决方案。在通信过程中完全遵守RS232协议，具有较强的通用性和推广价值。 　　1 前言 　　现场可编程逻辑器件（FPGA）在高速采集系统中的应用越来越广，由于FPGA对采集到的数据的处理能力比较差，故需要将其采集到的数据送到其他CPU系统来实现数据的处理功能，这就使FPGA系统与其他CPU系统之间的数据通信提到日程上，得到人们的急切关注。本文介绍利用VHDL语言实现 FPGA与单片机的

  3. 所属分类：其它

    • 发布日期：2020-11-07
    • 文件大小：108kb
    • 提供者：weixin_38732811

  1. 基于FPGA的数据高速串行通信实现

  2. 针对FPGA在音、视频传输中的特性，提出两种基于FPGA的数据高速串行同步传输的方法，并用Altera公司的ACEX1K系列器件完成相应编码解码的程序设计。这两种恢复同步时钟的方法与传统的锁相环方法相比，实现更简单，建立时间更短，对系统时钟要求更低。

  3. 所属分类：其它

  1. 卫星导航模拟器模块间高速串行数据传输设计

  2. 为了使基于硬件架构的卫星导航信号模拟器满足实时数据的传输要求，采用一种高速的数据通信技术SRIO，实现DSP与FPGA芯片间的互连数据传输。文章给出了SRIO接口的整体方案设计，确定了适合项目所需要的数据传输的格式类型与事务类型，对各端接口代码进行联机调试并结合数据乒乓操作方式对比分析数据传输的可靠性。最后成功实现了SRIO接口在DSP与FPGA间的数据传输，保证了各端数据处理的独立性与交互的便捷性，并将该技术方案应用于卫星导航信号模拟器的开发中。

  3. 所属分类：其它

  1. 利用串行RapidIO实现FPGA协处理

  2. 为了支持“三重播放”应用，人们对高速通信和超快速计算的需求日益增大，这向系统开发师、算法开发师和硬件工程师等人员提出了新的挑战，要求他们将各种标准、组件和联网设备融合成一个整体。 　　同时，开发人员不但要跟上日益提高的性能需求，还得注意保持成本低廉有效利用基于串行RapidIO的FPGA作为DSP协处理器就能达到这些目的。 　　由于三重播放应用集合了话音、视频和数据应用，因此必须采用新算法来设定其开发和系统优化策略的参数其间，开发人员要解决以下问题：构造可调整可扩展的架构、支持分布式处理、采

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：343kb
    • 提供者：weixin_38739101

  1. 基于FPGA的嵌入式系统USB接口设计

  2. 摘要：设计基于FPGA的IP-BX电话应用系统，用于传统的电话网络(PSTN)与PC机之间的接口连接。USB2．0接口器件EZ-USB FX2 CY7C68013A-56工作在slave FIFO模式，为基于FPGA的嵌入式系统与PC机之间提供数据和命令通道，从而可满足PC机与FPGA之间数据与命令的高速传输，实现PSTN与PC机之间的电话通信。硬件调试结果表明系统工作稳定，通话质量满足要求。 　　通用串行总线USB(Universal Serial Bus)是应用于PC领域的接口技术，已得到

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：303kb
    • 提供者：weixin_38601103

  1. 基于FPGA和单片机的串行通信接口设计

  2. 摘要：本文针对由FPGA构成的高速数据采集系统数据处理能力弱的问题，提出FPGA与单片机实现数据串行通信的解决方案。在通信过程中完全遵守RS232协议，具有较强的通用性和推广价值。 　　1 前言 　　现场可编程逻辑器件（FPGA）在高速采集系统中的应用越来越广，由于FPGA对采集到的数据的处理能力比较差，故需要将其采集到的数据送到其他CPU系统来实现数据的处理功能，这就使FPGA系统与其他CPU系统之间的数据通信提到日程上，得到人们的急切关注。本文介绍利用VHDL语言实现 FPGA与单片机的

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：134kb
    • 提供者：weixin_38504089
« 12 »